Многоканальный коррелятор

 

ОПИСАНИЕ 0

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Йаюв Советских

Социалистических

Республик и в

1 (61) Дополнительное к авт. свид-ву (22) Заявлено 17.09.75 (21) 2173674/24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 30.04.77. Бюллетень № 16

Дата опубликования описания 31.05.77 (51) М. Кл G 06F 15/34

Государственный комитет

Совета Министров СССР не делам иэавретеиий н открытий (53) УДК 681.323:519.2 (088.8) (72) Авторы изобретения (71) Заявитель

М. Е. Овчарук и Д. В. Полонский

Особое конструкторское бюро Киевского управления проектно-монтажных работ (54) МНОГОКАНАЛЬНЫЙ КОРРЕЛЯТОР

Изобретение относится к области вычислительной техники и может быть использовано для вычисления взаимных и автокорреляционных функций.

Известны коррсляторы (1), содержащие аналоговые элементы. Однако аналоговые устройства имеют невысокую точность при быстро меняющихся входных величинах, особенно в широком диапазоне температур. Поэтому при существенном изменении частотного диапазона исследуемого процесса эти устройства требуют перестройки или замены части блоков, что сужает область их применения.

Известен также многоканальный коррелятор, содержащий цифровую линию задержки, вход которой является первым входом коррелятора, интеграторы и цифровые блоки умножения.

За период между двумя соседними сигналами блок умножения совершает число последовательных умножений, равное количеству уровней квантования одного сигнала.

Это снижает верхнюю границу частот исследуемого сигнала за счет последовательного умножения. Л быстродействие коррелятора тем меньше, чем больше количество уровней квантования.

Цель изобретения — повышение быстродействия, а, следовательно, расширение частотного диапазона исследуемых сигналов.

Это достигается тем, что коррелятор содержит коммутаторы и дешифраторы, входы которых подключены к соответствующим выхо дам цифровой линии задержки, а выходы че

5 рез соответствующие коммутаторы соединень с входами интеграторов, другая группа вхо дов каждого коммутатора соединена с выхо дами цифровых блоков умножения, входы ко торых соединены с вторым входом корреля

10 тора.

На чертеже показана блок-схема предлагаемого устройства.

Коррелятор содержит цифровую линию задержки 1, например, выполненную на основе

15 сдвигающего регистра, цифровые блоки умножения 2, каждый из которых производит умножение на постоянное число, равное одному из уровней квантования, поэтому для данного 1 одновременно определяются все воз20 можные значения произведения ХУ.

Дешифраторы 3 соединены входами с соответствующими ячейками цифровой линии 1, а выходы подключены к управляющим входам коммутаторов 4 по числу вычисляемых

25 ординат корреляционной функции. Входы коммутаторов 4 подключены к выходам блоков умножения 2, а выходы — к интеграторам

5. Дешифраторы 3 вместе с коммутаторами 4 выбирают из всего множества значенчй про30 изведения, соответствующие набору значений, 556450

Формула изобретения

Составитель В. )Ковинский

Редактор T. Рыбалова

Техред E. Хмелева

Корректор О. Тюрина

Заказ 1118/10 Изд. № 414 Тираж 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, >К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 хра!!ящихс)! В данныи:i0 )0í; в !и(()роной, lllнии заде!)жни 1 и под)) От с) 0 и ) В> 0;!bi )ti(Tcграторов 5.

Сиг))ал Х, Itp00 I>!) азов л))!)ы)), 1)!) и!) имер> ап а лого-цифровы ;i преобразователем в дискрет- 5 ный сигнал, в параллельно л коде подастся на цифровую линию задержки 1. Шаг задержки каждой ячейки линии равен шагу временной дискретизации вычисляемой корреляционной функции. С каждой « )ейки ЛIIHии 1 задер>кап- 10 ные сигналы подаются на вход соответствующего дешифраторг 3. Таким образом, за время дискретизации параллельно определяется

N произведений.

Вычисление произведений производится N 15 блоками умножения. После завершения достаточного количества циклов умножения в интеграторе 5 накапливаются значения оценок ординат корреляционной функции.

Известный коррелятор выполняет умноже- 20 ние У на множество значений Х, хранящихся в линии задержки 1, за К тактов, где К есть мощность этого множества, а предлагаемый коррелятор осуществляет умножение за один такт, и его быстродействие увеличивается в 25

К раз, т. е. чем больше мощность множества

Х, тем выше сравнительное быстродействие описываемого коррелятора.

Количество блоков умножения определяется мощностью Х, но, учитывая особенности дво- 30 ичной системы счисления, количество их существенно сокращается. Например, при кодировании сигналов трс:разрядным двоичным кодом 1(==8, требуется только три блока умножения.

Диапазон частот исследуемого сигнала тем выше, чем больше умно>кений производится за единицу времени, следовательно, и частотный диапазон исследуемых сигналов возрастает в К раз по сравнению с известным.

Многоканальный коррелятор, содержащий цифровую линию задержки, вход которой является первым входом коррелятора, интеграторы и цифровые блоки умножения, о т л и ч аю шийся тем, что, с целью повышения быстродействия, он содержит коммутаторы и дешифраторы, входы которых подключены к соответствующим выходам цифровой линии задержки, а выходы через соответствующие коммутаторы соединены с входами интеграторов, другая группа входов каждого коммутатора соединена с выходами цифровых блоков умно>кения, входы которых соединены с вторым входом коррелятора.

Источники информации, использованные при экспертизе:

1. новинский В. Н., Арховский В. Ф. Корреляционные устройства. М., «Энергия», 1974, с. 174.

2. Авт. св. № 332471, кл. G 06G 7/52, 1972.