Устройство для передачи информации из основной памяти в каналы ввода-вывода

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i<) 560228

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 04.01.76 (21) 2310751/24 (51) М. Клв б 06F 13/00 с присоединением заявки №

Государственный комитет

Совета Министров СССР ло делам изобретений и открытии (23) Приоритет

Опубликовано 3005.77. Бюллетень № 20

Дата опубликования описания 27.06.77 (53) УДК 681.325(088.8) П Б

Фб@ аааРЩ, (72) Авторы изобретения

В. В. Климов и Ю. А. Коханов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ

ИЗ ОСНОВНОЙ ПАМЯТИ В КАНАЛЫ ВВОДА — ВЫВОДА

Изобретение относится к вычислительной технике и может быть использовано при построении устройств управления основной памятью ЦВМ.

Известно устройство (1) для передачи информации из основной памяти в каналы ввода — вывода, содержащее последовательно соединенные блок приема сигналов сопровождения из основной памяти, блок управления и регистр считанной информации.

Однако такое устройство имеет низкое быстродействие.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство /2j, содержащее блок буферизации информации, первый вход которого соединен с первым входом устройства, коммутатор адреса, выходом подключенный к второму входу блока буферизации информации, регистр считанной информации, первый вход и выход которого связаны соответственно с выходом блока буферизации информации и первым выходом устройства, регистр кода сопровождения, выход которого соединен с вторым выходом устройства.

Недостаток известного устройства состоит в том, что для каждого канала принимается только одно информационное слово. При следующих обращениях от этого же канала, считывание информации осуществляется из основной памяти, тем самым понижается быстродействие вычислительной машины.

Цель изобретения — повышение быстродействия устройства.

Это достигается тем, что в устройство „введены регистр признаков, блок управления записью, блок управления регистрами, блок формирования временной последовательности, шифратор и элемент ИЛИ. Группа входов устройства соединена с входами шифратора и элемента ИЛИ, выход которого через блок формирования временной последовательности связан с первым входом блока управления записью и входом блока управления регистрами, выход шифратора — с вторым входом блока управления записью и с первым входом коммутатора адреса. Первый выход регистра признаков подключен к третьему входу блока управления записью и второму входу коммутатора адреса, второй выход регистра признаков — к первому входу регистра кода сопровождения и третьему входу коммутатора адреса. Выход блока управления регистрами соединен с вторыми входами регистров считанной информации и кода сопровождения, а выход блока управления записью и вход регистра признаков — соответственно с третьим входом блока буферизации информации и с

3О вторым входом устройства.

560228

Блок-схема устройства приведена на чертеже.

Устройство для передачи информации из основной памяти в каналы ввода — вывода содержит блок 1 буферизации информации, коммутатор 2 адреса, регистр 3 признаков, регистр 4 кода сопровождения, регистр 5 считанной информации, элемент ИЛИ 6, блок 7 формирования временной последовательности, блок 8 управления регистрами, шифратор 9, блок 10 управления записью, группу входов 11.

Работает устройство следующим образом.

Канал ввода — вывода, работающий в режиме чтения информации, запускает четыре блока основной памяти. Одновременно с запуском блоков основной памяти в регистр 3 признаков записывается код номера канала, от которого осуществлен пуск блоков основной памяти, два младших разряда адреса основной памяти, признак записи/чтения. Через время, равное времени выборки информации из основной памяти, в устройство от каждого блока основной памяти по входам 11 поступают сигналы сопровождения считанной информации. Поскольку пуски блоков основной памяти осуществляются последовательно с интервалом в один машинный такт, то сигналы считывания подаются в такой же последовательности по каждому входу. Эти сигналы поступают на элемент ИЛИ 6 и вырабатывают в блоке 7 формирования временной последовательности сигналы, подтверждающие наличие информации на входе блока 1 буферизации информации. По этой последовательности сигналов блок 10 управления записью формирует стробы записи входной информации в блок буферизации информации при выполнении следующих условий: канал работает в режиме чтения информации из основной памяти, этот 40 сигнал поступает с регистра 3 признаков; адрес требуемой информации каналом равен или меньше адреса, по которому осуществляется прием из основной памяти.

Для проверки выполнения второго условия на блок 10 управления записью поступают два младших разряда адреса основной памяти с регистра 3 признаков. Эти разряды адреса при четырехкратном расслоении основной 50 памяти определяют номер блока основной памяти.

Разряды адреса сравниваются с закодированным номером блока основной памяти, от которого в данный момент подается сигнал 55 сопровождения считанной информации.

Если сформирован строб записи, информация, прочитанная из основной памяти, записывается в блок 1 буферизации информации.

Адрес ячейки, в которую осуществляется за- 60 пись, определяется кодом номера канала и кодом номера блока основной памяти, поступающим на коммутатор 2 адреса с шифратора 9.

Код номера канала проходит на коммутатор адреса с регистра 3 признаков.

После накопления информации от четырех блоков основной памяти, под управлением блока 8, считывается затребованная информация из блока 1 буферизации информации в канал ввода †выво через регистр 5.

Адрес затребованной информации в блоке буферизации информации определяется кодом номера канала и младшими разрядами основной памяти, записанными в регистре 3 признаков.

Одновременно со считанной информацией кодом номера канала формируется и передается в канал сигнал сопровождения считанной информации через регистр 4.

После передачи информации, затребованной каналом ввода — вывода, в блоке буферизации информации хранятся накопленные три информационных слова. При поступлении следующих запросов от этого канала, накопленные информационные слова последовательно прочитываются при каждом запросе из блока буферизации информации в канал. Как только из блока буферизации информации для этого канала будет прочитана вся информация, накопление из основной памяти для него повторится.

После наполнения информации в блоке буферизации информации, устройство готово к приему и накоплению информации для другого канала.

Таким образом, устройство позволяет накапливать информацию для каждого канала.

Накопление информации уменьшает число обращений к основной памяти со стороны каналов, а следовательно, повышает быстродействие предлагаемого устройства по сравнению с известным.

Формула изобретения

Устройство для передачи информации из основной памяти в каналы ввода — вывода, содержащее блок буферизации информации, первый вход которого соединен с первым входом устройства, коммутатор адреса, выход которого соединен с вторым входом блока буферизации информации, регистр считанной информации, первый вход и выход которого соединены соответственно с выходом блока буферизации информации и первым выходом устройства, регистр кода сопровождения, выход которого соединен с вторым выходом устройства, отличающееся тем, что, с целью повышения быстродействия, оно содержит регистр признаков, блок управления записью, блок управления регистрами, блок формирования временной последовательности, шифратор и элемент ИЛИ, причем группа входов устройства соединена с входами шифратора и элемента ИЛИ, выход которого через блок формирования временной последовательности соединен с первым входом блока управления записью и входом блока управления регистрами, выход шифратора соединен с вторым

560228

Составитель И. Хазова

Текред Е. Хмелева

Корректор О. Тюрина

Редактор И. Грузова

Заказ 1379/8 Изд. Ко 501 Тираж 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, %-35, Раушская наб., д. 4/5

Типография, пр. Сапуновв входом блока управления записью и с первым входом коммутатора адреса, первый выход регистра признаков соединен с третьим входом блока управления записью и вторым входом коммутатора адреса, второй выход регистра признаков соединен с первым входом регистра кода сопровождения и третьим входом коммутатора адреса, выход блока управления регистрами соединен с вторыми входами регистров считанной информации и кода сопровождения, а выход блока управления записью и вход регистра признаков соединены соответственно с третьим входом блока буферизации информации и с вторым входом устройства.

Источники информации, принятые во внимание при экспертизе:

1. Патент США № 3376556, кл. 340 — 172.5, 1968.

2. Патент США № 3699530, кл. 340 — 172.5, 10 1972.