Совета Мннистров СССР по делан изобретений н открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения В. А. Иванов, Ю. Г. Крюков, В. Ф. Маркин, В. В. Прушннский, А. П. Удовик и А. Г. Филиппов (71) Заявитель (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕГИСТРА СДВИГА

Изобретение относится к вычислительной технике и предназначено для использования в качестве ячейки памяти сдвиговых регистров, применяемых, в свою очередь, в качестве линий задержки и устройств памяти цифровых вычислительных машин.

Известна ячейка памяти для регистра сдвига, содержащая два двухэмиттерных и-р-и транзистора, первые эмиттеры которых подключены к шине управляющих тактовых импульсов и к эмиттерам переключающих и-р-и транзисторов; коллекторы переключающих транзисторов объединены с коллекторами двухэмиттерных транзисторов тех же плеч ячейки и с плечами двухэмиттерных транзисторов противолежащих плеч ячейки, а также через резисторы вЂ” с шиной управляющих тактовых импульсов; вторые эмиттеры двухэмиттерных транзисторов соединены с выходами ячейки, а базы вЂ” со входами. Эта известная ячейка имеет низкое быстродействие, вследствие включения в нее пассивных элементов (резисторов) . Наиболее близкой к изобретению по технической сущности является ячейка памяти для регистра сдвига, содержащая двухэмнттерные и-р-п транзисторы, один из эмиттеров первого из которых соединен с коллектором первого токозадающего р-и-р транзистора и базой второго двухэмиттерного и-р-и транзистора, один из эмиттер в второго и-р-и двухэмиттерного транзистора соединен с коллектором второго токозадающего р-и-р транзистора и с базой первого двухэмиттерного и-р-и транзистора, эмиттеры р-а-р транзисторов подключены к шине тактовых импульсов, базы р-и-р транзисторов подключены к коллекторам и-р-и транзисторов, вторые эмиттеры которых связаны с выходами ячейки памяти. Эта ячейка характеризуется относитель10 но небольшим током переключения в последующей ячейке регистра, что обусловлено низким коэффициентом усиления р-и-р транзистора с горизонтальной инжекцией, в результате чего снижается быстродействие регистра в це15 лом, Целью изобретения является повышение быстродействия. В описываемой ячейке это достигается тем, что она содержит переключающие р-и-р транзисторы и дополнительную шн20 ну тактовых импульсов, базы переключающих р-и-р транзисторов подключены к базам токозадающих р-и-р транзисторов, коллектор первого переключающего р-и-р транзистора сосдинен с коллектором первого токозадающего

25 р-n-p транзистора, коллектор второго переключающего р-и-р транзистора соединен с коллектором второго токозадающего р-и-р транзистора, эмиттеры переключающих р-и-р транзисторов подключены ко входам ячейки памяти, 30 коллекторы и-р-и транзисторов соединены с дополнительной шиной тактовых импульсов.

Составитель А. Воронин

Техред 3. Тараненио

Корректор А. Степанова

Редактор Л. Тюрина

Заказ 1654/19 Изд. № 609 Тираж 738 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5Ê-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

На чертеже представлена принципиальная схема описываемой ячейки.

Первый эмиттер первого двухэмиттерного и-р-п транзистора 1 соединен с базой второго двухэмиттерного и-р-и транзистора 2, с коллектором токозадающего р-и-р транзистора 3 и с коллектором переключающего р-и-р транзистора 4. Первый эмиттер второго двухэмпттерного и-р-и транзистора 2 соединен с коллектором токозадающего р-и-р транзистора 5, с базой и-р-и транзистора 1 и с коллектором переключающего р-л-р транзистора 5, Базы транзисторов 3, 4, 5 и б соединены с коллекторами и-р-и транзисторов 1 и 2 и с шиной тактовых импульсов 7. Эмиттеры транзисторов 3 и 5 подсоединены к шине тактовых импульсов

8. Эмиттеры транзисторов 4 и 6 связаны со входами 9 и 10 ячейки, соответственно, а вторые эмиттеры транзисторов 1 и 2 вЂ” с выходами ячейки, Допустим, что на шину 8 действует импульс, транзистор 1 открыт и насыщен током инжекции транзистора 5. Ток инжекцип транзистора 3 течет в первый эмпттер транзистора 1, чем обеспечивается закрытое состояние транзистора 2. Транзисторы 4 и 6 закрыты. При этом полный ток питания ячейки, вытекающий из второго эмиттера транзистора 1, идет па включение последующей ячейки. Потенциал шины 7 повышается.

Ячейка работает в режиме хра11сши и передачи информации.

Ячейка памяти и регистр сдшц.а и целом об 70.iI 7 IO 1 I3hICOI TBI< 1<31< пс- реключе13ие последу1ощей ячейки регистра ос3 ° ществляется полным током питания ячейки.

Формула изобретения

Ячейка памяти для регистра сдвига, содержащая двухэмиттерные и-р-и транзисторы, один из эмиттеров первого из которых соединен с коллектором первого токозадающего р-и-р транзистора и оазой второго двухэмиттерного и-р-и транзистора, один из эмиттеров второго и-р-и двухэмиттерного транзистора соединен с коллектором второго токозадаю1цсго р-и-р и с базой первого двухэмиттерного и-р-и транзистора, эмиттеры р-и-р транзисторов подключены к шине тактовых импульсов, базы р-и-р транзисторов подключены к коллекторам и-р-и транзисторов, вторые эмиттеры которых связаны с выходами ячейки памяти, отличающаяся тем, что, с целью повышения быстродействия ячейки памяти, она содержит переключающие р-и-р транзисторы и дополнительную шину тактовых импульсов, базы переключающих р-и-р транзисторов подключены к базам токозадающих р-и-р транзисторов, 25 коллектор первого переключающего р-и-р транзистора соединен с коллектором первого токозадающсго р-и-р транзистора, коллектор второго псреключа1о1цего р-и-р транзистора соединен с коллектором второго токозадающс30 го р-и-р транзистора, эмиттеры переключающих р-и-р транзисторов подключены ко входам ячейки памяти, коллекторы и-р-и транзисторов соединены с дополнительной шиной T II<тои гх импульсов.