Устройство для контроля объектов

 

Союз Советскии

Социапистимеских

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11 57 75,) (61) Дополнительное к авт. свил-ву (22) Заявлено 21.11.75 (21)2191269/24 с присоединением заявки № (23) Приоритет (51) М. Кл 2

& 06 Г 11/00

& 05 В 23/02

Государственный номитет

Совета Министров СССР оо делам иэаоретений н открытий (53) УДК 621.52/3. . 10 (088.8) (43) Огтубликовано 25.10 77 Бюллетень Хт39 (45) Дата оттубликоваттитт описания 23.11,77 (72) Авторы изобретения

В. П. Вахнин, С. H. Виноградов, iQ Ф. Пермяков и Б. М, Рачков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОБЪЕКТОВ

Изобретение относится к области контрольно-измерительной и вычислительной техники и может быть использовано при построении систем автоматического контроля широкого класса объектов. 5

Известна дискретная система автоматического контроля и измерения параметров с многократным использованием канала контроля, содержащая блок генератора стимулируюших сигналов, коммутаторы, промежуточные преобразователи, аналого-цифровой преобразователь, блок сравнения, устройства формирования суждения, выдачи результатов измерения, выдачи результатов контроля, самопроверки и управления, аналоговое полупостоянное запоминающее устройство, соединенное через коммутаторы и промежуточные преобразователи контролируемых параметров с входом аналого-цифрового преобра- gp зователя (1 j . Эта система работает по программе, задаваемой устройством управления. Однако эта система не позволяет осушествлять одновременный контроль двух и более объектов контроля. 25

Известно также аналогичное устройство для автоматического количественного и качественногб контроля злектрических и временных параметров, работающее по сменной программе 12) .

Однако в этом устройстве количество оборудования блоков измерения выходных сигналов и генераторов стимулирующих сигналов растет пропорционально количеству входов и выходов контролируемого обьекта, Наиболее близким техническим решением к предлагаемому изобретению является усч ройство для контроля обьектов, содержащее генератор стимулирующих сигналов, блок управления, блок индикации, соединенный с сигнальным выходом блока управления, с которым соединены выходы первой группы объектов контроля и входы второй группы объектов контроля соответственно через первый и второй коммутаторы, соответствуюшие входы третьего коммутатора соединены с выходами второй группы объектов а генератора стимулирующих сигналов, выходы четвертого коммутатора соединены с выходами первой группы объектов контроля Pj

577529

В данном устройстве используется пауза в процессе контроля одного инерционного устройства, в течение которой блок приоритетов подключает следующий обьект контроля и, тем самым, сокрашается общее время 5 контроля. Однако при проверке безинерционных объектов блок приоритета будет последовательно подключать к контролю один за другим все объекты, т. е, будет осушествпяться поочередный контроль.

Другим недостатком этого устройства является то, что в случае проверки объектов, дпя которых необходимы стимулирую шие сигналы, одинаковые по своей физической природе, но разные по уровню, генера. тор этих сигналов должен содержать то же количество датчиков сигналов, одинаковых по физической природе, но разных по уровmo.

Характерной особенностью устройств об- 1 мена (УО) управпяюших UBM является наличие большого количества одновременно работаю|цих входных и выходных устройств, каждое из которых может рассматриваться как еамостоятепьный объект контроля, причем при их проверке необходимо проверить не только правильность работы отдельно каждого из них, но и отсутствие влияния их друг на друга. При этом должна быть обеспечена одновременная имитация информации дпя всех, входных устройств с помощью полного набора генераторов стимупируюших сигналов, а также одновременное измерение сигналов всех выходных преобраз овател е й.

Цепью изобретения является сокрашение аппаратурных затрат, т.е, упрошение устрой. ства при одновременном контроле нескопьких объектов.

Это достигается тем, что в устройство дпя контроля объектов,- содержашее генератор стимулирующих сигналов, блок управления, блок индикации, соединенный с сигнальным выходом блока управления, с которым соединены выходы первой группы объектов контроля и входы второй группы объектов контроля соответственно через первый и второй коммутаторы, соответствуюшие входы третьего коммутатора соединены с выходами второй группы объектов и генератора стимупируюших сигналов, выходы четвертого коммутатора соединены с выходами первой группы объектов контроля, введенщ первый блок памяти, вход которого подключен к блоку управления, а выход — к управ- 55 пяюшим входам третьего коммутатора, вто. рой блок памяти, третий блок памяти, входы которого подключены к блоку управпення, блок сравнения, к одному ьходу которого подключен выход генератора стиму- 60 пируюших сигналов, к другому входу — выход третьего блока памяти, а к выходу— управпяюшие входы второго и третьего блоков памяти, выход второго блока памяти подключен к управпяюшим входам четвертого коммутатора, входы которого соединены с выходами третьего коммутатора, а также тем, что генератор стимупируюших сигналов содержит генератор эталонной частоты, подключенный к первым входам формироватепей максимальной частоты, длительности и фазы, вторые входы которых подключены к первой группе выходов счетчика времени, вторая группа входов которого соединена с входами генератора стимупируюших сигналов.

На фиг. 1 показана блок-схема предпагаемого устройства; на фиг. 2 и 3 — временные диаграммы, иппюстрируюшие его работу.

Бпок«схема устройства содержит первую группу 1 объектов контроля (например, преобразователи частота, время, фаза в код, т.е. устройства ввода информации в цифровую вычислительную машину (UBM); вторую группу 2 объектов контроля (например, преобразователи кода в параметры, приемлемые дпя управления исполнительными органами, т,е. устройства вывода информации из UBM); первый коммутатор 3; второй коммутатор

4; блок управления 5; блок индикации 6; третий коммутатор 7; генератор 8 стимупируюших сигналов с выходами 9,10, 11, второй блок 12 памяти (уставок начала и конца строба); третий блок 13 памяти (времени); блок 14; выход 15 счетчика времени генератора 8 стимупируюших сигналов; первый блок 16 памяти (обрат-. ной связи); четвертый коммутатор 17; генератор 18; счетчик 19 времени; формирователи 20, 21 и 22 соответственно максимальной частоты, дпительности и фазы.

Программа проверки входных и выходных преобразователей хранится в запоминаюшем устройстве блока управпения 5, считывание информации из входных преобразователей в блок управления осушествпяется через коммутатор 3. Задание информации в выходные преобразователи осуществляется через коммутатор 4, Проверка входных преобразователей типа частота — код осушествпяется спедуюшим образом (см. фиг, 2). По сигналу из блока

5 выбирается код из блока памяти (БП) (обратной связи) 16 и через коммутатор 7 подключается в цепь обратной связи выход

9 формирователя максимальной частоты 20 генератора 8 стимупируюших сигналов, Па вход коммутатора 17 поступает сигнал с максимальной частотой. В соответствии с

5 кодом БП }2 (уставок начала и конца строба) включается коммутатор 17 и максимальная частота подключается к проверяемым входным преобразователям, Код,выбранный из БП 13 (времени) по сигналу иэ блока 5, определяет время Т прохождения сигнала с максимальной частотой на преобразователи. В момент совпадения кода из блока 13 памяти (времени) и кода на выходе 15 генератора 8 стнмупируюших 1р сигналов, сигнал от блока 14 сравнения выбирает из БП 12 и БП 13 новые коды.

Код иэ БП 12 запрешает прохождение частоты на вход преобразователей, Этим организовывается программный строб. В момент времени Т4 = Т -цикл работы устройства, блок 5 через коммутатор 3 опрашивает преобразователи и сравнивает их информацию с эталоном, храняшимся в эапоминаюшем уст ройстве блока 5, Дпя организации строба че-20 реэ время С от начала цикла проверки из

БП 12 выбирается вначале нулевой код, а иэ БП 13 — код, соответсгвуюший t.. По сигналу от блока сравнения 14 из БП 12 выбирается новый код, в соответствии с ко- 25 торым коммутатор 17 подключает сигнал с максимальной частотой на вход преобразователей, а из БП 13 — код, соответствуюший необходимой длительности строба С . По совпадению кода из БП 13 и кода на вы- Зо

9 ходе 15 генератора 8 сигнал от блока сравнения 14 выбирает иэ БП 12 и БП 13 нулевой код и снимает разрешение с коммутатора 17 на прохождение сигнала с максимальной частотой на вход преобразователей.

В момент времени Т = Т блок 5 через коммутатор 3 опрашивает преобразователи.

Таким образом проверяются входные преобразователи.

Задавая коды из БП 12, которые обеспе- 4О чивают подключение к сигналу с максимальной частотой только одного преобразователя, опрашивая в момент времени Т все входные преобразователи, определяют влияние этого преобразователя на все остальные.

В результате этих проверок контролируются входные цепи, влияния друг на друга и ошибки в монтаже на входах преобразователей.

29

6 ных интервалов 1, t Q g, сдвинутых относительно друг друга на время < = Т/4.

Пусть требуется проконтролировать длительность интервалов, Т в течение

Т4 и Т> соответственно, йля этого по программе иэ блока 5 коммутатор 7 в соответствии с кодом из БП 16 подключает в цепь обратной связи проверяемый преобразователь и выход 9 сигнала максимальной частоты генератора 8; иэ БП 12 и БГ! }3 задается время и длительность строба Г в течение Т4, Т, а контролируемый выход блока группы 2 формирует вторые ограничительные стробы C1 T и в течение

Т1, Т соответственно.

Во время одновременного действия стробов, сформированных по программе и информацией с коммутатора 7, на вход некоторого блока группы 1 пропускается максимальное воздействие с генератора 8.

Коды, снимаемые с рассматриваемого блока группы 1 в моменты t, t, сравниваются на соответствие с задаюшими кодами блока группы 2.

Следовательно, при проверке выходных преобразователей воздействия в виде эталонных кодов задаются из. блока 5 через коммутатор 4 с блоки группы 2.Коммутатор 7,, в соответствии с кодом нз БП 16,подключает в цепь обратной связи (ОС) выходы 9-11 генератора 8, По программе из блока 5, через

БП 12 и БП 13, задается. время и длительность ограничительных стробов (аналогично проверке входных преобразователей). В результате одновременного воздействия прог раммно-сформированных ограничительных стробов и информации с контролируемых выходных преобразователей из максимальных воздействий формируют на выходе коммутатора 17 входные воздействия преобразователей, пропорциональные значениям сигналов с выбранных блоков группы 2, Коды, считываемые с блоков группы 1, анализируются в блоке 5 на соответствие кодам, заданным на выходные преобразователи группы 2.

После проверки входных преобразователей в цепь обратной связи подключаются выходные преобразователи, а в качестве измерителей исп©льзуются проверенные входные преобраз ова тел и.

Для примера рассмотрим контроль выходного преобразователя код-длительность (cM, фиг, 3), На преобразователь в течение циклов Т!, Т> задается из блока код, преобразуемый в последовательность временПри одновременном контроле нескопькях выходных и входных преобразователей коммутатор 7 подключает группами блоки груп- пы 2 и выходы 9-11 генераторов 8. По программе из блока 5 код на выходе БП 12 подключает выходы коммутатора 17 к блокам группы 1. Код на выходе БП 13 задает время или длительность подключения выходов коммутатора 17 к блокам группы 1. По сигналу с блока 14 выбирается следуюший

577529

30 код из БП 12, который задает: какие выходы коммутатора 17 подключаются — начало воздействия, какие отключаются — конец воздействия и какие остаются подключенными. Разрядность БП 12 определяется количеством одновременно подключаемых к выходам коммутаторов 17 блоков группы 1.

Из БП 13 задается новый код времени на вход блока 14. Сигналы смены кодов в

Ц1 12 жестко определяют моменты опроса отключенных блоков группы 1 ° Разрядность

БП 13 определяется максимальным временем воздействия на блоки 1, Аналогично проверяются преобразователи фазы.

Получение входных стимулирующих сигналов из максимальных происходит при помощи ограничительных стробов, .сформированных программно либо сформированных из выходных сигналов, iTo позволяет при незначительных затратах и универсальности аппаратуры контроля организовать одновременную проверку входных и выходных преобразователей в реальных условиях.

При йаличии нескольких объектов контроля формирование ограничительных стробов для разных объектов может быть сме цено во времени.

При этом не потребуется анализа окончания процессов преобразования во входных и в выходных устройствах.

Количество одновременно контролируемых объектов в устройстве ограничивается лишь объектом памяти запоминающих устройстВ и ВОзмОжностями коммутатОроВ.

Использование устройства автоматического контроля устройств обмена управляющих цифровых вычислительных машин позволяет . организовать одновременный автома. тический контроль входных и выходных пре- 40 образователей и всего устройства обмена в реапьных условиях, обеспечивая на входах устройства комбинации воздействия во всем диапазоне рабочего режима с дискретностью, обеспечивающей проверку каждого элемен-,1с та ввода и вывода, локализовать отдельно отказы входных и выходных преобразователей при > сокращении времени контроля и сокрашении аппаратурных затрат.

Формуиа изобретения

1. Устройство для контроля ОГл ектов, содержацее генератор стимулирующих сигналов, блок управления, блок индикации, соединенный с сигнальным выходом блока управления, с которым соединены выходы первой группы объектов контроля и входы второй группы объектов контроля соответственно через первый и второй коммутаторы, соответствующие входы третьего коммутатора соединены с выходами второй группы объектов и генератора стимулирующих сигналов, выходы четвертого коммутатора соединены с выходами первой группы объектов контроля, о т л и ч а ю ш е е с л тем, что, с целью упрощения устройства при одновременном контроле нескольких объектов> в него введены первый блок памяти, вход которого подключен к блоку управления, а выход— к управляющим входам третьего коммутатора, второй блок памяти, третий блок памяти, входы которого подключены к блоку управления, блок сравнения, к одному входу которого подключен выход генератора стимулирующих сигналов, к другому входу — выход третьего блока памяти, а к выходу— управляющие входы второго и третьего блоков памяти, выход второго блока памяти подключен к управляющим входам четвертого коммутатора, входы которого соединены с выходами третьего коммутатора, 2. Устроиство по и, 1, о т л и ч а ю ш е е с я тем, что генератор стимулирующих сигналов содержит генератор эталонной частоты, подключенный к первым входам формирователей максимальной частоты, длительности и фазы, вторые входы которых подключены к первой группе выходов счетчика времени, вторая группа входов которого соединена с входами гс :атора стимупируюших сигналов.

Источники информации, принятые во вни,мание при экспертизе;

1. Авторское свидетельство СССР

No 331166009922, кл. & 05 В 23/02, 1969.

2. Авторское свидетельство СССР

N. 217729, кл. & 06 Р 11/00, 1964, 3. Авторское свидетельство СССР

% 378864, кл. & 06 Р 11/00, 1971.

Фиг. t

Фиг.2 стр стро

Составитель B. Халчев

Редактор Н. Хлудова Техред С. Бела Корректор H. ЯцемирскаяЗаказ 4410/50 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4