Цифровой функциональный преобразователь

 

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц 586458

Союз Советских

Социалис|ических

Реслублик (61) Дополнительное к авт. свид-ву (22) Заявлено 15.12.75 (21) 2199618/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.12.77. Бюллетень № 48 (45) Дата опубликования описания 13.02.78

Л (51) М. Кл G 06F 15/32

Госуаарственнь и комитет

Сове а Микис ров СССР

А0 делам изооре1ений и открытий (53) УДК 681.325(088.8) (72) Авторы изобретения

А. Л. Рейхенберг и Р. Я. Шевченко (71) Заявитель (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к цифровой вычислительной технике и может найти применение для аппаратной реализации операции вычисления функции z=xy — /", где 1=2, 3, 4, 5, 6... в управляющих и вычислительных устройствах и системах.

Известно устройство для вычисления степенных функций при положительных целых значениях степени {1). Известное устройство не предназначено для вычисления функции

z=xy — т/уг .

Наиболее близким по технической сущности к изобретению является устройство для вычисления квадратного корня из частного произведения двух аргументов (2), содержащее четыре регистра сдвига, три сумматоравычитателя, блок анализа сходимости и блок управления. Первые выходы первого, второго и третьего регистров сдвига соответственно соединены с первыми входами первого, второго и третьего сумматоров-вычитателей, выходы которых подключены к входам соответствующих регистров сдвига. Второй выход первого регистра сдвига соединен с входом блока анализа сходимости, первый выход блока анализа сходимости — с первым входом блока управления, второй выход блока анализа сходимости — с управляющими входами сумматоров-вычитателей. Выход четвертого регистра сдвига соединен с вторым входом третьего сумматора-вычитателя, управляющие входы всех регистров сдвига подключены соответственно к первому, второму, третьему и четвертому выходам блока управления.

Известное устройство не предназначено для вычисления функции z=xy †/ .

Цель изобретения — расширение функциональных возможностей за счет вычисления частности от деления одного аргумента на

1р корень /е-й степени из другого аргумента.

Это достигается тем, что в известное устройство дополнительно введен блок задания показателя корня, причем первый вход блока задания показателя корня соединен с вто15 рым выходом второго регистра сдвига, второй вход — с вторым выходом блока анализа сходимости, управляющий вход — с пятым выходом блока управления, выход блока задания показателя корня подключен к вторым входам первого и второго сумматоров-вычптателей, второй выход третьего регистра сдвига — к входу четвертого регистра сдвига, а третий выход блока анализа сходимости к второму входу блока управления.

На чертеже приведена структурная схема цифрового функционального преобразователя.

Цифровой функциональный преобразователь содержит сумматоры-вычитатели 1 — 3

30 (комбинационного типа), регистры 4 — 7 сдви 586458

3 га, блок 8 задания показателя корня, блок 9 анализа сходимости и блок 10 управления.

Работает преобразователь следующим образом.

Первоначально в первый регистр 4 сдвига заносится дополнительный код аргумента у, в третий регистр 6 сдвига — прямой код аргумента х, а во второй регистр 5 сдвига— прямой код второго аргумента у. Включается генератор импульсов в блоке 10 управления.

В любой i, /-й итерации с выхода блока 10 выдается серия (последовательность) сдвигающих тактовых импульсов для сдвига содержания четвертого регистра 7 сдвига на разрядов вправо и значений х;,; в блоке 8, а также продвижения значений содержаний сдвигающих регистров 4 — 7 и значения А,,; из блока 8 на входы сумматоров-вычитателей

1 — 3. Результаты каждой итерации записываются с выходов сумматоров-вычитателей 1 — 3 младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды регистров

4 — 6 и продвигаются в сторону младших разрядов этих регистров. В конце каждой итерации в блоке 9 определяется очередная цифра

q;,, (по знаку содержания регистра 4 сдвига), которая выдается с второго выхода блока 9 па управляющие входы сумматоров-вычитателей 1 — 3. При q;,,— — +1 сумматор-вычитатель 1 работает в режиме вычитания, сумматоры-вычитатели 3, 2 — в режиме сложения.

При q,,,= — 1 их режим работы заменяется на обратный. Блок 9 анализа сходимости определяет изменение знака цифры q„,; и при перемене знака подает со своего третьего выхода на второй вход блока 10 управления сигнал перехода к следующему значению

Когда содержание первого регистра сдвига равно нулю, от блока 9 поступает на первый вход блока 10 сигнал останова. Блок 10 перестает выдавать тактовые импульсы, процесс вычисления закончен и в третьем регистре 6 находится значение искомой функции.

Максимальное время вычисления функции в тактах равно Т,.„,с) п(п+т)+т. Однако благодаря асинхронному режиму работы для большинства значений аргумента у время вычисления T(,T„„„, что значительно меньше времени вычисления известными способами при сравнимых затратах аппаратуры.

Предлагаемый цифровой функциональный преобразователь с унифицированной параллельно-последовательной структурой обладает простотой схемных решений из стандартных цифровых элементов и относительно высокой однородностью и регулярностью, что позволяет

55 полностью использовать возможности современной интегральной технологии для реализации в виде одной большой интегральной схемы. Предлагаемый цифровой функциональный преобразователь совмещает противоречивые требования повышения надежности, быстродействия, унификации и технологичности структуры, снижения аппаратурных затрат и обеспечивает оптимальное использование аппаратуры.

Формула изобретения

Цифровой функциональный преобразователь, содержащий четыре регистра сдвига, три сумматора-вычитателя, блок анализа сходимости и блок управления, причем первые выходы первого, второго и третьего регистров сдвига соответственно соединены с первыми входами первого, второго и третьего сумматоров-вычитателей, выходы которых подключены к входам соответствующих регистров сдвига, второй выход первого регистра сдвига соединен с входом блока анализа сходимости, первый выход которого соединен с первым входом блока управления, второй выход блока анализа сходимости — с управляющими входами сумматоров-вычитателей, выход четвертого регистра сдвига соединен с вторым входом третьего сумматора-вычитателя, управляющие входы всех регистров сдвига подключены соответственно к первому, второму, третьему и четвертому выходам блока управления, отличающийся тем, что, с целью расширения функциональных возможностей за счет вычисления частного от деления одного аргумента на корень k-й степени из другого аргумента, в него дополнительно введен блок задания показателя корня, причем первый вход блока задания показателя корня соединен с вторым выходом второго регистра сдвига, второй вход — с вторым выходом блока анализа сходимости, управляющий вход— с пятым выходом блока управления, выход блока задания показателя корня соединен с вторыми входами первого и второго сумматоров-вычитателей, второй выход третьего регистра сдвига соединен с входом четвертого регистра сдвига, а третий выход блока анализа сходимости соединен с вторым входом блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Хо 517021, кл. G 06F 7/38, 1974.

2. Авторское свидетельство СССР Хо 491129, кл. G 06F 15/32, 1971.

586458

Составитель В. Тарасов

Техред И. Михайлова Корректор 3. Тарасова

Редактор И. Грузова

Подписное

Типография, пр, Сапунова, 2

Заказ 2988/12 Изд. № 1033 Тираж 818

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, )K-35, Раушская наб., д. 4/5