Цифровой фазовый демодулятор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (ii) 598265

Союз Советских

Социалистических

Реслублик Файф

Вф (61) Дополнительное к авт. свид-ву (22) Заявлено 05.04.76 (21) 2344914/18-09 с присоединением заявки № (23) Приоритет (43) Опубликовано 1 5.03.78. Бюллетень № 10 (45) Дата опубликования описания 03.05.78 (51) М, Кл. Н 04Ь 27/18

Н 03D 3/02

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 621.374.4 (088.8) (72) Авторы изобретения

М. С. Немировский, M. И. Романовский, А. А. Стрыгин и Л. Ю, Могилевский (71) Заявитель (54) ЦИФРОВОЙ ФАЗОВЫЙ ДЕМОДУЛЯТОР

Изобретение относится к системам передачи дискретных сообщений и может использоваться при работе по спутниковым каналам связи.

Известен цифровой фазовый демодулятор, содержащий последовательно соединенные задающий генератор, управляемый делитель, неуправляемый делитель, фазовый дискриминатор и блок устранения относительности, причем другой вход фазового дискриминатора соединен с выходом формирователя входного сигнала, а выход подключен к другому входу блока устранения относительности через последовательно соединенные выделитель импульсов подстройки тактовой частоты и формирователь тактовой частоты, на другой вход которого подан сигнал опорной тактовой частоты, при этом второй вход управляемого делителя соединен с выходом блока управления узла подстройки по фазе, третий вход— с другим выходом неуправляемого делителя через последовательно соединенные формирователь импульсов подстройки опорного напряжения по частоте и реверсивный коммутатор узла подстройки частоты, а второй выход управляемого делителя частоты подключен к последовательно соединенным фазовому детектору узла подстройки по фазе и реверсивному счетчику узла подстройки частоты.

Однако известное устройство обладает большим временем вхождения в синхронизм по несущей частоте и пониженной устойчивостью демодуляции.

Цель изобретения — повышение у.стойчивости демодуляции и уменьшение времени вхождения в синхронизм.

Для этого в цифровой фазовый демодулятор введены выделитель нуля несущей, блок

1О управления скоростью подстройки и блок определения качества синхронизации, состоящий из последовательно соединенных дополнительного фазового детектора и порогового блока, причем выход формирователя входного сигна15 ла подключен к входу выделптеля нуля несущей, другой вход которого соединен с дополнительныM выходом формирователя тактовой частоты, а выход — к другому входу фазового детектора и входу дополнительного фазово20 го детектора, другой вход которого соединен с дополнительным выходом управляемого делителя, при этом выход порогового блока подключен к первому входу блока управления скоростью подстройки, второй вход которого

25 соединен с выходом реверсивного счетчика, третий вход — с выходом фазового детектора, а выход подключен к другому входу реверсивного коммутатора и входу блока управления узла подстройки по фазе.

598265

ЬЭ

На чертеже приведена структурная электрическая схема цифрового фазового демодулятора.

Цифровой фазовый демодялятор содер>кит последовательно соединенные задающий генератор 1, управляемый делитель 2, неуправляемыи дслитель 3, ф2зовый дискриминатор 4 и блок 5 устранения относительности, причем другой вход фазового дискриминатора 4 соединен с выходом формирователя б входного сигнала, а выход — подключен к другому входу блока 5 устранения относительности через последовательно соединенные выделитель 7 импульсов подстройки тактовой частоты и формирователь 8 тактовой частоты, на другой вход которого подан сигнал опорной тактовой частоты, при этом второй вход управляемого делителя 2 соединен с выходом блока 9 управления узла 10 подстройки по фазе, третий вход — с другим выходом неуправляемого делителя 3 через последовательно соединеш1ыс формирователь 11 импульсов подстройки опорного напряжения по частоте и реверсивный коммутатор 12 узла 13 подстройки частоты, а второй выход управляемого делителя 2 частоты подключен к последовательно соеди,ненным фазовому детектору 14 узла 10 подстройки по фазе и реверсивному счетчику 15 узла 13 подстройки частоты, выделитель 16 нуля несущей, блок 17 управления скоростью подстройки и блок 18 определения качества синхронизации, состоящий из последовательно соединенных дополнительного фазового детектора 19 и порогового блока 20, причем выход формирователя 6 входного сигнала подключен к входу выделителя 16 нуля несущей, другой вход которого соединен с дополнительным выходом формирователя 8 тактовой частоты, а выход — с другим входом фазового детектора 14 и входом дополнительного фазового детектора 19, другой его вход соединен с дополнительным выходом управляемого делителя 2, при этом выход порогового блока 20 подключен к первому входу блока 17 управления скоростью подстройки, второй вход этого блока соединен с выходом реверсивного счетчика 15, третий вход — с выходом фазового детектора 14, а выход подключен к дру.гому входу реверсивного коммутатора 12 и входу блока 9 управления узла 10 подстройки по фазе.

Устройство работает следующим образом.

На вход формирователя б входного сигнала поступает модулированное по фазе несущее колебание, с его выхода импульсы, соответствующие переходам через нуль несущего колебания, поступают на вход выделителя 16 нуля несущей, а на второй вход выделителя 16 подаются импульсы, соответствующие серединам посылок модулирующего колебания со второго выхода формирователя 8 тактовой частоты. Выделитель 16 разрешает прохождение одному импульсу положительного перехода через нуль несущего колебания, ближайшему к середине посылки. На фазовом детекторе 14

45 фаза несущего колебания в середине посылки сравнивается с фазой опорного напряжения

Ь,н частоты /,н=2")н„.н,„, (где k — кратность

М2НИПуЛЯЦИИ, 1пес. ном — НОМИНалЬН2Я Ч2СТОТ2 несущего колебания). Импульсы, соответствующие результату сравнения, поступают íà р»версивный счетчик 15 и блок 17 упраьления скоростью подстройки, Подстройка опорного напряжения по фазе производится импульсами, поступающими с выхода блока 17 на управляемый делитель 2 через блок 9 управления. Подстройка опорного напряж ния по частоте производится при помощи управляемого делителя 2 импульсами с выхода формирователя 11 через реверсивный комму гатор 12.

Импульс, соответствующий нулю несущего колебания в середине посылки, подается также на дополнительный фазовый детектор 19 блока 18 определения качества синхронизации, на второй вход которо1о с выхода управляемого делителя 2 поступает опорное напряжение U cï с частотой ),н, длительностью импульсов т и смещенное по фазе относительно

Li, . Импульсы, прошедшие через фазовый детектор 19, подаются на вход порогового блока 20, порог которого зависит от длительности импульсов т опорного напряжения Ь,„и

КОЛИЧССТВ2 ИМПУЛЬСОВ, ПОСТУ П2ЮЩИХ С ДОПОЛнительпого фа" ового детектора 19 в единицу

IIPF lcHH. Если это 1 ОличеcTBo пР В511112ВТ заданное число Л1, Tî с выхода порогового блока 20 на вход блока 17 подается команда, по которой импульсы с выхода фазового детск14 IIOCTyllaiOT Ha peaepcHHII IH IIO>I:il> T2тор 12 и блок 9 у-правления, минуя реверсивный счетчик 15. Скорость вхождения в синхронизм при этом увеличивается в IV- раз, где

A — смкость реверсивного счетчика 15. Как только количество импульсов станет меньше

М, т. е. система вошла в синхронизм, или близка к моменту синхронизма, команда управления меняется на противоположную, и к входам реверсивного коммутатора 12 и блока

9 управления через блок li подключается рсверсивный счетчик 15, обеспечивая заданную точность синхронизации, С выхода управляемого делителя 2 опорное напряжение, подстроенное по фазе и частоте под несущее колебание, подается на неуправляемый делитель 3.

Неуправляемый делитель 3 формирует сигнал нужной частоты, необходимый для полу.чения импульсов подстройки опорного напря,>кения Ilo частоте при помощи формирователя 11, а также опорное напря>кение для фазового дискриминатора 4.

При помощи фазового дискриминатора 4 определяется абсолютное значение фазы несущего колебания. При помощи выделителя 7 импульсов подстройки тактовой частоты формируется сигнал, соответствующий границам посылок модулирующего колебания (моментам манипуляции), по которому производится

НОДСТРОЙК2 OIIOPHOI O Н2ПРЯ?КЕНИЯ Уоп, такт, ПО

598265 посылкам в формирователе 8 тактовой частоты. В блоке 5 устранения относительности 011ределяется разность фаз несущс о колебания в соседних посылках, в соответствии с чем формируется выходной сигнал. 5

Таким образом, для повышения устойчивости устройства к переходным процессам и смещению несущей в канале в качестве импульсов управления на фазовый детектор 14 подаются импульсы, соответствующие нулям 10 несущего колебания, ближайшие к середине элементарной посылки модулиру1ощего сигнала, т. е. в те моменты времени, когда амплитуда сигнала максимальна и переходные процессы закончены. Для уменьшения времени 15 вхождения в синхронизм с выхода блока 18 определения качества синхронизации на вход блока 17 управления скоростью подстройкн поступают команды управления, в зависимости от значения которых на вход реверсивного 20 коммутатора 12 проходят импульсы с выхода фазового детектора 14 либо через ревсрспвный счетчик 10, либо минуя его (полностью или частично). Время вхождения в синхронизм при этом уменьшается в У - раз, где Л! — 25 емкость выключаемого реверсивного счетчика.

Формула изобретения

Цифровой фазовый демодулятор, содержа- ЗО щий последoBBTeлы!О сОсдппеч1нь!с зада10щьй генератор, управляемый делитель, неуправляемый делитель, фазовый дискриминатор и блок устранения относительности, причем другой вход фазового дискриминатора соеди- 35 нен с выходом формирователя входного сигнала, а выход подключен к другому входу блока устранения относительности через последовательно соединенные выделитель импульсов подстройки тактовой частоты и формирователь тактовой частоты, на другой вход которого подан сигнал опорной тактовой частоты, при этом второй вход управляемого делителя соединен с выходом блока управления узла подстройки по фазе, третий вход — с другим выходом неуправляемого делителя через последовательно соединенные формирователь импульсов подстройки опорного напря>кения по частоте и реверсивный коммутатор узла подстройки частоты, а второй выход управляемого делителя частоты подключен к последовательно соединснным фазовому детектору узла подстро! ки по фазе и реверсивному счетчику узла подстройки частоты, о т л и ч ающl:йc.я ".тем, что, с целью повышения устойчивости демодуляции и уменьшения време-!!н вхождения в синхронизм, в него введены выделитель нуля несущей, блок управления скоростью подстройки и блок Опредс;Iсния качества синхронизации, состоящий нз последовательно соединенных дополнительного фазового детектора и порового блока, причем выход формирователя входного сигнала подключен к входу выдели1еля нуля несущей, другой вход которого соедпнен с дополнительным выходом формирователя тактовой частоты, а выход — к другому входу фазового детектора и входу дополнительного фазового детектора, другой вход которого соединен с дополнительным выходом, правлясмого делителя, при этом выход порогового блока подключен к первому входу блока управления скоростью подстройки, второй вход которого соединен с выходом реверсивного счетчика, третий вход— с выходом фазово!0 детектора, а выход подкл1очен к другому входу реверсивного коммутатора и входу блока управления узла подстройки по фазе.