Частотно-импульсный допусковый компаратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ! !! 6007I0

Союз Саветскик

Соаиалистичесаа

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 03.03.76 (21) 2328384/18-21 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 30.03.78, Бюллетень № 12 (45) Дата опубликования описания 07.04.78 (51) М. Кс!. - Н 03К 5, IS (осуларственный иемитет

Совета Министров СССР по лелам изобретений и открытий (53) УДК 621.375.35 (088.8) (72) Автор изобретения

В. Э. Штейнберг (71) Заявитель (54) ЧАСТОТНО-ИМПУЛЬСНЫЙ ДОПУСКОВЫЙ КОМПАРАТОР

Изобретение относится к импульсной технике.

Известен частотный компаратор (1), который содержит генератор импульсов, счетчик, формирователи, группы ве нтилсй, схему сборки, схему И, ключи п триггеры. В одном 113 периодов сравнивается период контролируемой частоты с меньшим допуском (соответствующим верхней частоте), а в следующем периоде — с большим допуском (соот!3стствующпм,ниткнсй частоте) .

Наиболее близким по технической сущности к изобретению я влястся частотный компаратор, содержащий счетчик импульсов, oдпн вход которого соединен с генератором импульсов, а другой через формирователи импульсов — со входом компаратора,,!132 триггера, первые выходы которых соедпнсН с выходами устройства, а вторые через логический элемент И вЂ” с третьим выходом устройства, трп логических элемента И вЂ” НЕ, 13»ixoды которых соединены с соотвстствующпмп входами упомянутых триггеров, причем oдин вход каждого из логических элементов И вЂ” НЕ связан с выходом входного формирователя импульсов, а второй вход первого из этих элементов через инвертор соединен со вторым входом трстьсго логического элемента И вЂ” НЕ и подкл!очен к входам управления счетчика

f2j. Такой компаратор пс обеспечивает достаточного быстродействия.

Цель!о изобретения является»OI3»IIIICII»c быстродействия. Поставленная цель лостпга5 стся тем, что в ко.i132paтop !313сд",ны два блока сравнения кодов, логический элса!сн1 ИЛИ, счетный триггер н доно I II IITcëüíi ié логическийй элемент И вЂ” III=. причем одни входы блоКОВ СР 2 ВНСIНIЯ КО3013 COCÄIIÍ Сil bl С ПСТОЧППК210 ми спГli2;loH кодов, 13Topbl вх!1;1ь! НОр2313ядно — с выходамп счст и:ка, 2 входы управления — -- с вь!ход2х!и с>! тнОГО тр и ГГср 2, вы хо 11>!

Олоко!3 с13213klclillя НОДов полилlo lcllbi ко 13хо;i2;i лоп.чсского элемента 11Л11, выход кото15 рого coc;T;øciI с Одним входом cчстного триггера и одним гходом доно ilillTc.ëüíîãî логllчсского элемента II — НЕ; второй вход этого элемента II IIE сосдш3:li с первым выходом

c÷cTíoão трснггсра и третьим входом первого

20 логического элсмсHT2 И вЂ” НЕ, прп этом выход дополнительного логического элемента И НЕ связан со входам:.1 управления счетчиком, второй вход с стного тр!Гггсра — с формирователем импульсов, а сго второй выход, --- co

25 вторым входом второго логи>!еского элемента И вЂ” HF..

Ст133 !стгp II 2 51 элс!с рii>icска я с хе 312 прсдл а-! яст!ОГО компарят0132 iipпвсдспа ня !с13тсжс.

Компаратор содержит входной формпрова30 тель 1, счетчик импульсов 2, генератор пм600710

1О

3 пульсов 3, блоки сравнения кодов 4 и 5, логический элемент ИЛИ 6, триггеры 7 и 8, счетный триггер 9, логические элементы И вЂ” НЕ

10 — 13, формирователь импульсов 14, логический элемент И 15 и,инвертор 1 6. Входной сигнал подается на вход 17, а сигналы установки кодов — на входы 18 и 19. Выходные сигналы снимаются с выходов 20 — 22.

Работа устройства рассматривается для случая превышения контролируемой частоты

Р значения верхнего допуска. В момент окончания очередного периода контролируемой частоты Г,. счетчик импульсов 2 и счетный триггер 9 импульсом с выход а формирователя 14 устанавливается в ноль, и начинается заполнение счетчика 2 импульсами с выхода генератора 3. К моменту окончания следующего периода частоты Р„состояние счетного триггера 9 не меняется (так как число в счетчике 2 не достигает значения кода, соответствующего верхнему пределу частоты Р„), и в момент окончания этого периода импульс с выхода формирователя 1 поступает на логический элемент 12 И вЂ” НЕ, открытый разрешающим потенциалом с нулевого выхода триггера 9, а импульс с выхода элемента 12 устанавливает триггеры 7 и 8 (предыдущее состояние триггеров не рассматривалось) в ноль, в результате чего на выходе 20 лопического элемента 15 И, на входы которого поступают единичные сигналы с выходов триггеров 7 и 8, появляется сигнал «Больше», указывающий, что контролируемая частота Р,. превышает значение верхнего допуска. Если значение частоты F„íå меняется, то каждый раз в момент окончания периода частоты F,. импульсом с выхода логического элемента 12

И вЂ” НЕ подтверждается нулевое состояние триггеров 7 1и 8.

Когда значение частоты F, ниже верхнего допуска dr.. d»F„)dz, то до окончания периода понизившейся частоты Р„на выходе блока 4 сравнения кодов появляется импульс, поступающий на вход логического элемента 6

ИЛИ и затем на вход счетного триггера 9, который по окончании поступившего импульса переключается в единичное состояние, в результате чего разрешающий сигнал на выходе логического элемента 10 И вЂ” НЕ остается, логический элемент 12 И вЂ” HE запирается, а логический элемент 11 И†HE отпирается.

В момент окончания периода частоты F импульс с выхода логического элемента 11 И—

НЕ устанавливает триггер 7 в единичное состояние и подтверждает нулевое состояние триггера 8. Сигнал на выходе 20 исчезает и появляется на выходе 21. Это значит, что часТоТа F., находится в диапазоне, orðàíè÷åIHНоМ установленными допусками. Если значение частоты F,íå меняется, то каждый раз в момент окончания периода частоты F, импульсом с выхода логического элемента 11

И вЂ” НЕ и подтверждается единичное состояние триггера 7 и нулевое состояние триггера

8. Когда частота F, меньше нижнего допуска

4

d4: с4)Р„-, то до окончания периода этой еще более низкой частоты F сначала появляется импульс на выходе блока 4 сравнения кодов, переключающий счетный триггер 9 в единичное состояние, а затем при равенстве числа в счетчике импульсов 2 и значению кода нижнего допуска — единичный потенциал на выходе блока 5 сравнения кодов, который поступает на первый вход логического элемента

И вЂ” НЕ 10, открытого по второму входу разрешающим потенциалом с единичного выхода счетного триггера 9. На выходе элемента 10 устанавливается нулевой сигнал, в,результате чего счетчик 2 запирается и на выходе блока 5 фиксируется единичный потснциал. Логичес кий элемент И вЂ” НЕ 11 запирается, а логический элемент 13 И вЂ” HE отпирается сигналом с выхода инвертора 16. В момент око нчания периода нового значения частоты F„ импульс с выхода элемента 13 устанавливает триггер 8 в единичное состояние, а триггер

7 — в нулевое. Сигнал на выходе 22 указывает, что частота F.„ìåíüøå значения нижнего допуска.

При увеличении частоты F, изменение состояния триггеров 7 и 8 и переключение сигнала,на выходах 20 — 22 происходит в обратном порядке.

Формула изобьете н ия

Частот но-импульсный допусковый компаратор, содержащий счетчик импульсов, один вход которото соединен с генератором импульсов, другой вход через формирователи импульсов соединен со входом устройства, два триггера, первые выходы которых соединены с выходам и устройства, а вторые Bbrxoды через логический элемент И соединены с третьим выходом устройства, три логических элемента И вЂ” HE, выход каждого из которых соединен со входами упомянутых триггеров, причем один вход каждого из логических элементов И вЂ” HE соединен с входом входного формирователя импульсов, а второй вход первого из этих логических элементов И вЂ” НЕ соединен со вторым входом третьего логического элемента И вЂ” НЕ через инвертор и подключен к входам управления счетчика, отличающийся тем, что, с целью повышения быстродействия, в него введены два блока сравнения кодов, логический элемент

ИЛИ, счетный триггер и дополнительный логический элемент И вЂ” HE, причем одни входы блоков сравнения кодов соединены с источниками сигналов кодов, вторые их входы соединены поразрядно с выходами счетчика, а входы управления блоков сравнения кодов соединены с выходами счетного триггера, выходы блоков сравнения кодов подключены ко входам логического элемента ИЛИ, выход которого соединен с одним входом счетного триггера и одним входом дополнительного логического элемента И вЂ” НЕ, второй вход которого соединен с первым выходом счетного триггера и третьим входом первого логиче600710

Составитсль Т. Артюх

Тсхрсд Н. Рыбкина

1;оррскторы; H. Федорова и Е. Хмелева

1 c;I,актор H. Громов

Подписиос

Заказ 355, !2 Изп. М 321 Тираж 1080

НПО Государственного комитета Совста Мшшстров СССР по дслаги изобретсний и открытий

113035, Москва, 7К-35, Рауьпская наб., д. 4/5

Типография, пр. Сапунова, 2 ского элемента И вЂ” НЕ, при этом выход дополнительного логического элемента И вЂ” НЕ соединен со входами управления счетчиком, второй вход счетного триггера соединен с выходом формирователя импульсов, а второй выход триггера соединен сО вторым входом второго из упомянутых логических элементов

И вЂ” HF..

Источники информации, принятые во внимание при экспсртпзе

1. Лвторское "видетельство СССР № 458944, 5 кл. Н ОЗК 5/18, 1973.

2. Патент Велико6ритании № 1301357, кл. Н ЗТ, 1970.