Устройство для передачи сигналов приращений

 

Союз Советских

Социалистических

Республик

ОПКСАИЙЕ „л„ „, ЙЗОБРЕТЕЙ ИЯ 2 (51) И."Кл .

1

ô1) Дополнительное к явт. Овид-B) (22) Заявлено 07.01.76(21)23„A@8-« д 8 2, «."Д=%%.;.» с присоединением "àÿâêè № (23) Приоритет

GÎ8 С l9/28

Геоудерстеенный ноиитет

Совете ЬЬниотров СССР ее делам изобретений и откр««тиЙ (43) Опублнковано05.04-.78„ юллетень ¹ 13 ! (45) Дата Опубликования описания 11.03,78 (Оо) УЮ 621 398 (О88.8) P2) Авторы изобретении » -чфаров «С з «.удряча (71) Заяв«4те gf (4) УСЧ РОЙСтВО ДЛЯ ПН ЕДАЛИ

СИП1 АПОВ ПРИРАЩЕНИЙ

Устройство относится к телеметрии и связи, Известны устройства, содержащие генератор синхронизируюших импулыов, преобразователь, аналог-цифра, сравниватель, сумматор, двоичный счетчик, матрицу, эле-менты И, ИЛИ и НЕ, которые передают с«игналы приращений 11) .

Однако Известные устройства .характеризуются большой величиной ошибки перегруз- ««« ки. при обработке скачков сигнала и большой длительностью времени, затрачиваемой на обработку скачков сигнала.

Наиболее близким по технической сущности данному является устройство для пере- з5 дачи сигналов приращений, содержащее аналого-цифровой преобразователь« вход которого подключен ко входу устройства, анализатор знака и разности, первы:., второй и третий входы которо: о соединены соот,-, «О ветственно с выходами аналого-цифрового преобразователя, сумматора и первым выходам матричного коммутатора, вгорой и третий выходь1 матричного коммутатора подключены к соответствующим входам сумматора,Я первый выход генератора синхроимпулесов соединен с синхронизируюшими входами ма трпчного коммутатора и формирователя сигналов, а второй выход - c синхронизируюшими входами аналого-цифрового преобразователя, логического переключателя анализатора знака и разности, цервь1е три выхода которого соединены с соответствуюшими входами логического переключателя, выход формировате«1я сигналов подключен K выходу устройства j2j„

Н е достатком извес тн ОгО технического решения является наличие больших выбросов восстанавливаемого сигнала при передаче скачкообразного сигнала, что ведет к увеличению дисперсии ошибки и большого времени отработки скачков сигнала.

Целью изооретедия является повышение точности и быстродействия, Для етого в устройство введен блок кодирования, первый и второй выходы котОООГО подключены к соответствуюшим. Вхо» дам! фоат".1НО Овател я сигналов > ву Оды соедине ны с перььъ-., вторым, третьим и четвертым выходамн логического переключателя, чет601736 вертый и пятый входы которого подклк чены к соответствующим выходам анализатора знака и разности, выходь. логического переключателя coegBileHei со входами MQTpH÷ного коммутатора, б

Лог ический переключатель содержит элел енты И, ИЛИ, триггеры и элел ент задержки, выход кетового соединен с R — входом первого триггера, прямой выход перво- !О го и иньерсиый выход второго триггеров подключень К0 входами;. элел ента И, выходы элементов ИЛИ подк почены соответственно ке входам третьего и четвертого триггеров, вход элемента задержки и R - вход третье- 15 о тоиггера соединены с первым входом логи-,, ческого переключателя, Я -вход второго триггера подключен ко втором у входу лог ич еского переключателя, 5 -вход четвертого триггера и первый вход первого элемен- 2О та ИЛИ соединен с третьи>,: входом логического переключателя, второй вход первого и первый вход второго элементов ИЛИ подключен к четвертол у входу логического

liepeKAIo÷àTåãsr, рторой вход второго элелreH- 25 та ИЛИ и 5 — вход третьего триггера подключен к пятому входу логического переключателя, 5- вход первого триггера соединен с-синхронизируюшим входом логического переклю .ателя, > инверснь.й выход пер- ЗО

aoro триггера, выход элемента И, прямой выход второго и выход третьего и четвертого триггеров подключены соответственно к первому, второл у, пятому, третьему и четвертому выходу матричного коммутаторав

Блок кодировапия сопержит элементы

2 И-ИЛИ первые «ходы первых элементов И элементов 2 И-ИЛИ подключены к четвертому

40 входу блока кодирования, второй вход первого элемента И первого элемента 2И-ИЛИ и первый вход второго элемента И второго элемента 2 И-ИЛИ соединень. с первым входом блока кодирования, первый вход которого и второй ахоп первого элементов

И соответственно первого и второго элементов 2 И-ИЛИ подключены ко второму входу блока кодирования, вторые входы вторых элементов И элементов 2 И-ИЛИ соединены с третьил" входом блока копирования; выходы элел ентов 2 И-ИЛИ подключены к выходам блока.

На фиг. 1 приведена функциональная электрическая схема устройства, которая со-.:

М держит аналого-цифровой преобразователь 1, анализатор знака и разности 2, сумматор 3, матричный коммутатор 4, генератор синхроимпульсов 5, формирователь сигналов 6, ло60 гический переключатель 7, блок кодирования

8, второй элемент ИЛИ 9, первый элемент

ИЛИ 10, элемент задержки 11, четвертый триггер 12, третий триггер 13, второй триггер 14, первый триггер 15, элемент И 16. первый элемент 2 И-ИЛИ 17, второй элемент 2 И-ИЛИ 18, На фиг. 2 приведены временные диаграммы работы устройства. Устройство работает следующим образом. Сообщение Я (t ) с помощью аналого-цифрового преобразователя 1 преобразуется в параллельный двоичный код Л, (t-), который подается на первую группу входов анализатора знака и разности 2, на вторую группу входов

I кигорог о поступает восстановленное сообг шение Д,„(с„) в виде параллельного двоичного копа, из матричного кол мутатог ра 4 попается опорный сигнал Мп (т. ).

B результате сравнения значений4,А (- )

r Ц 1 и Л,((;„) в анализаторе знака и разности .2 вырабатываются сигналы "+, если ь Л („) )

>Q,"-", если4А, („) (0, и "о" если д Аг (С ) = U, а также сигнал "> ", если Лц () 2 (ц(; <)." < ", если hA ц (1„- ) < (2ьЛ,((1;„).Сигналы "+" подаются на вход

"5" первого триггера 12 и на второй вход первого элемента ИЛИ 10, сигналы

"-" подаются на вход " 5 " третьего триггера 13 и второй вход второго элемента

ИЛИ 9, сигналы "о" попаются на первые входы второго элемента ИЛИ 9 и первого элемента ИЛИ 10, Вь>ход второго элемента ИЛИ 9 соединен со входом R четвертого триггера 12, выход первого элемента

ИЛИ 10 соединен со входом "Я " третьего триггера l3. Сигнал " подают на вход з второго триггера 14, "-" подают на вход "Я " второго триггера 14 и на вход элемента задержки 11, длительность задержки Ь выбирается из условия.ht=o,,2 —, 4 выход элемента задержки соединяется со вхопом " R " первого триггера 15. На вход " 5 " четвертого триггера 15 подаются тактовые импульсы с частотой 7в

На выходе четвертого триггера 12 получается строб + фиг. 2,з) та выходе, третьего триггера 13 получается строб на выходе второго триггера 14 получается строб ") " (фиг, 2,к.), на инверсном выходе первого триггера 15 получится строб

< " (фиг.2,л)., Выход первого триггера

15 и инверсный выход второго триггера

14 подключены к первому и второму входам элемента И 16, на,выходе которой получается строб (фиг,2 M).

Ф

Полученные в логическом переключателе 7 стробы подаются на входы матричного коммутатора 4, где вырабатываются значения разностей в л оменты времени

601736 „. (фпг.2,с,р) и опорный сигналЬ Л; (1- ) (фпг.2,п) для управления работой анализатора знака и разности 2. Значения разностей подаются в сумматор 3, где получается

I восстановленнь.й сигнал Л ц (Ь f ). Одно- 5 временно стробы "+"; и строб (фиг,2рм.) подаются в блок копирования 8 для выработки сигналов, управляющих работой формирователя сигналов 6.

Строб +" подается на первые входы первых элементов и первого,и второго элемента

2 И-ИЛИ 17 и 18, На вторые входы второго элемента И первого элел ента 2 И вЂ” ИЛИ

1"7 и второго элемента И второго элемента

2 И-ИЛИ 18 подается строб "-". На второй вход элемента И первого элемента 2 И-ИЛИ

17 и второго элемента И второго элемента

2 И-ИЛИ 18 подается .строб "-" ° Ha второй вход элел ента И первого элел.энта 2 И-ИЛИ

17 первый вход второго элемента И второго 20 элемента 2 И-ИЛИ 18 подается строб "С ".

На первый вход второго элемента И первого элемента 2 И-ИЛИ 17 и второй вход первого элемента И второго элел .ента 2 И-ИЛИ

18 подается строб (фиг.2 и) ° На выходе

25 первого элемента 2 И-ИЛИ 17 получается строб (фиг, 2,н ) на выходе второго элемента 2 И-ИЛИ 18 получается строб (фиг.2,о).

Для работы матричного кол.л утатора 4 и форЭО, мирователя 6 в генераторе синхроимпульсов

5 формируются синхроил..пульсы, задержаннь.е относительно импульсов опроса (фиг.2,а) на величину - - о,(фиг,2,б)., Г г г

Формирователь сигналов 6 вырабать.вает сигналы б (6;), (фиг.2),. задержанные г относительно импульсов опроса на

Импульсы опроса (фиг.2 а) с выхода генератора синхроимпульса 5 поступают на соответствующие входы аналого-цифрового преобразователя 1 анализатора знака и разности 2, сумматора 3 и логический переключатель 7.

Устройство может быть реализовано в любой цифровой системе передачи данных. 45

Применение устройства позволит расширить диапазон передаваемых параметров и повысит эффективность системы передачи информации.

Формула изобретения

Устройство для передачи сигналов приращений, содержащее аналого-цифровой преоб- . разователь, вход которого подключен к входу 55 устройства, анализатор знака и разности, первый, второй и третий входы которого соединены соответственно с выходами аналого цифрового преобразователя, сумматора и первым выходом матричното коммута-,60 тора, второй и третий выходы матричного кол1л утатора подключены к соответствующим входам сумматора; первый вход генератора синхроимпульсов соединен с синхронизирующими входал1и матричного коммутатора и формирователя сигналов, а второй выход — с синхронизирующими входами анало- го-гифрового преобразователя, логического гереключателя, анализатора знака и разности, первые трп выхода которого соединены с соответствующими входами логического переключателя, выход формирователя сигналов подключен к выходу устройства, о т л и ч а ю щ е е с я тел, что, с целью повышения точности и быстродействия устройства в него введен блок кодирования, первый и второй вь-:ходы которого подключены к соответстеуюшпл1 входам формирователя сигналoi3, входы соепинены с первь;м, вторым и третьим, четвертым выходами логического переключателя, четвертый и пятый входы которого подключены к соответствующил1 выхопам анализатора знака и разности, Lûõoäû логического переключателя соепинены со входами матричного коммутатора, 2. Устройство для передачи сигналов приращений по п. 1 о т л и ч а ю щ е е с я тел, что, логический переключатель содержит элементь И и ИЛИ, триггеры и

O элемент запержки, еь|хоп которого соеп!анен с Я вЂ” вхопом первого триггера, прямой выход первого и инверсный вход второго триггеров подключены ко входам элемента

И, выходы элел1ентов ИЛИ подключены соответстеенно к входам третьего и четвертого триггера, вход элемента задержки и R— вход третьего триггера соединены с первым входом логического переключателя, $— вход второго триггера подключен к второму входу логического переключателя, 5 -вход четвертого триггера и первый вход первого элемента !ЛЛИ соединен с третьим входом логического переключателя, второй вход первого и первый вход второго элементов ИЛИ подключен к четвертому входу логического переключателя, второй вход второго элемента ИЛИ и 5 -вход третьего триггера подключен к пятому входу логического переключателя, 5 -вход первого триггера соединен с синхронизирующим входом логического переключателя, инверсный выход первого триггера, выход элемента И прямой выход которого и выход третьего и четвертого триггеров подключены соответственно к первому, второму, пятому, третьему и четвертому входам матричного коммутатора.

3, Устройство пля передачи сигналов приращений по и, 1 о т л и ч а ю щ е ес я тел.. что блок кодирования содержит ()01736

1Г °

UHHHHM Заказ 1657/8 Тираж 763 Подписное

Филиал ППП Патент, г. Ужгород, ул, Проектная, 4 эле1. энты 2 И-ИЛИ первые exoIu > re!!aux элементов И, элементов 2 И-ИЛИ„подкл;оченных к четвертому входу блока кодирования, второй вход первого элемента И перво= го алсмента 2 И-ИЛИ и первый вход второго элемента И второго элемента 2 И-ИЛИ соединены с первым Входом блока кодирования, первый вход второго и второй вход первого элементов И соответственно первого и вторя о элементов 2 И-ИЛИ подключены к второму входу блокам кодирования, BTopb1p. входы втсрых элементов И алемеп.@1О (®

®

6 ф

Я

®

®

®) ф/ ф

® +z

+ М". ф р

1(w/ тов 2 И-ИЛИ соединены с третьим входом блока кодирования; выходы элементов 2

И-ИЛИ подключены к выходам блока кодирования, 6 Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР № 563738. кл. Н 04 L 1177//0022, 20.05.75 г.

2. Авторское свидетельство СССР № 54781 2, кл, 9 08 С 1 9/28, 20.05.75.