Устройство для определения надежности электронных схем

 

Сотов Советских

Социалистических ресяубпик (61)Деполиительиое к авт. свид-ву (Щ Заввлеио 23. 06.7 6 (И) 23757 10/18-24 с присоединением заявки №(23) Приоритет(43) Опубликоваио05.06 78.Бюллетень 36 21

2 (53) И. Кл.

G 06 F 15/46

Государственный номнтет

Совета ЪЬннетроа СССР ао делам наобрвтеннй .н отнрытнй (53) УД 681. 14 (088.8) (45) Дата опубликования описаииа t9.05.78 (72} Авторы изобретения

В. И. Зайков, Е. Н. Митичктпт и А. H. Свердпик (73) Заявитель (S4) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ НАДЕЖНОСТИ

ЭЛЕКТРОННЫХ СХЕМ

Устройство относится к области автоматики и вычислительной техники и может быть использовано для исследования надежности электронных схем с резервированными элементами при проектировании дискретных устройств.

Известны устройства для определения надежности тех.;ическнх у"..тройств (1, содержащие генераторы равномерно распределенных случайных чисел, наборные поля для задания ,характеристики надежности элементов, коммутаторы наборных полей, регистры фиксации отказов и счетчики числа отказов.

Известные устройства позволяют исследовать не саму схему, а ее структурный эквивалент, в результате чего не учитываются изменения параметров резервных соединений при отказах отдельных элементов. IS

Наиболее близким по технической сущности к изобретению является устройство (2), содержащее блок моделирования отказов элементов, первые вход и выход которого соединены соответственно с первым выходом и входом блока управления, соединенного вторым входом с вхо- 4РЕ дом устройства, а вторым выходом — с первым входом блока пуска и индикации, второй вход которого подключен ко второму входу блока модулировання отказов элементов и третьему выходу блока управления. И

Недостатком этого устройства является невысокое быстродействие.

С целью повышения быстродействия в предложенное устройство введены блок опроса н блок сравнения. Первые вход и выход блока опроса соответственно подключены к четвертому выходу и третьему входу блока управления, пятый выход которого связан с первым входом блока сравнения. Второй и третий входы блока .сравнения соединены соответственно со вторым входом и вторым выходом блока моделирования отказов элементов, третий вход которого подключен к четвертому входу блока сравнения и второму выходу блока опроса. Первый выход блока сравнения соединен с четвертым входом блотта управления н третьим входом блока индикации. Второй выход блока сравнения подключен ко второму входу блока опроса и четвертому входу блока пуска и индикации, пятый вход которого связан с третьим выходом блока сравнения.

Характеристики надежности электронной схемы определяются в результате многократного ее испытания при моделировании во времени подведения элементов, входящих в схему.

Каждый элемент может находиться в одном из трех состояний: исправном, обрыве илн замыкании (отказ триода проявляется в виде откаб10122

25 за цепс!: эмиттер-коллектор, база-эмиттер, база-колл тор).

Время испытания схемы разбито на и интервалов, и в процессе испытаний фиксируется число отказов схемы на каждом из п интервалов. Таким образом, после испытаний в качестве окончательного результата получают совокупность из и чисел, характеризующих распределение времени исправной работы схемы.

На каждом интервале в случайном порядке опрашиваются элементы схемы и устанавливается их состояние. Если при опросе очередной элемент отказал, "î в зависимости от вида отказа изменяется состояние элемента (например, размыкается или замыкается электрическая цепь) и проверяется исправность схемы.

При отказе схемы увеличивается на единицу число отказов на данном интервале, и испытание прекращается. Если схема исправна, то опрашивается следующий элемент. Переход к опросу следующего элемента осуществляется аналогично, если в результате опроса элемента установлено, что он исправен. Ранее отказавшие элементы при опросе опускаются. После опроса последнего элемента анализируется работа схемы на следующем интервале.

По окончании испытания схема приводится в исходное состояние (все элементы приводятся в исправное состояние), и начинается новое испытание с анализа работы схемы на первом временном интервале. В таком режиме устройство выполняет заданное число испытаний.

На чертеже представлена структурная схема предложенного устройства.

Оно содержит блок управления 1, блок опроса 2, блок 3 моделирования отказов элементов, блок сравнения 4 и блок пуска и индикации 5.

Согласованную работу всего устройства обес печивает блок управления, вырабатывающий необходимую последовательность управляющих сигналов. В этом блоке подсчитывается ч исло выполненных циклов, которое сравнивается с заданным числом испытаний. Блок опроса на каждом такте работы устройства осуществляет последовательный просмотр всех элементов схемы. Для исключения статистической зависимости моментов отказов элементов опрос в случайной последовательности осуществляется ранее отказывавших элементов.

Состояние опрашиваемого элемента определяется статистически по его характеристикам надежности в блоке моделирования отказо:, gNментов. Испытуемую схему выбирают из элементов, размещенных на наборном поле блока сравнения.

При каждом изменении состояния схемы проверяется ее работоспособность, и при отказе увеличивается на единицу содержимое одного из п счетчиков отказов, входящих в состав блока сравнения.

Блок индикации служит для отображения состояния элементов испытуемой схемы: состоя ния схемы, номера такта работы машины, числа оставшихся циклов работы устройства и числа отказов на каждом такте работы. го зо

Ф

Устройство работает в следующих режимах: в автоматическом I (останов происходит после выполнения заданного числа циклов работы машины), в циклическом II (останов происходит по окончании цикла работы машины), в однотактном III (останов происходит по окончании такта работы машины) и в одиночном

IV (останов происходит после опроса одного элемента).

Устройство работает следующим образом.

На наборных полях блока моделирования отказов элементов задаются характеристики надежности элементов, а на наборном поле блока сравнения набирается исследуемая схема.

На блок управления поступает сигнал со входа 6 начала работы. Блок управления на первом выходе вырабатывает сигнал номера такта,. который поступает в блок моделирования отказов элементов и блок сравнения для определения характеристик надежности элементов и счета числа отказов, соответствующих данному такту рабаты машины. Этот же сигнал поступает на блок индикации.

По сигналу с четвертого выхода блока управления включается в работу блок опроса, который определяет номер первого опрашиваемого элемента. Сигнал номера элемента со второго выхода блока опроса поступает в блок моделирования отказов элементов и блок сравнения, где используется для определения состояния опрашиваемого элемента и фиксации его состояния при отказе.

Следующим сигналом с первого выхода блока управления опрашивается блок моделирования отказов элементов, который определяет состояние опрашиваемого элемента.

Если элемент исправен, то из блока моделирования отказов элементов на первый вход блока управления поступает сигнал, по которому этот блок снова вырабатывает сигналы на первом и четвертом выходах. Эти сигналы обеспечивают выбор следующего элемента и определение его состояния. Процесс продолжается до тех пор, пока либо опрашиваемый элемент не окажется в состоянии отказа, либо не будет опрошен последний элемент схемы.

Если в результате опроса установлено, что элемент отказал, то на блок моделирования отказов элементов и на третий вход блока сравнения поступает сигнал вида отказа (обрыв или замыкание), который совместно с сигналом номера элемента на втором выходе блока опроса используется для фиксации отказа опрашиваемого элемента. После изменения состояния элемента в блоке сравнения анализируется работоспособность испытуемой схемы. Результат анализа выдается блоком сравнения по первому выходу и поступает в блок управления и блок индикации. Кроме того, при отказе схемы результат анализа фиксируется на счетчике отказов в блоке сравнения, соответствующем данному такту работы устройства. Одновременно с сигналом на первом выходе блока сравнения вырабатываются сигналы состояния элемен тов и сигнал состояния счетчиков отказов соответственно на втором и третьем выходах блока сравнения. Эти сигналы поступают на

610122

Формула изобретения

Составитель В. Вертлиб

Техред О. Луговая Корректор А. Гриценко

Тираж 826 Подписное

Редактор Л. Утехина

Заказ 301238

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, >К-35, Раушская наб. д. 4j5

Филиал ППП <<Патент», г. Ужгород, ул. Проектная, 4 блок индикации. Первый сигнал поступает также в блок опроса для исключения повторного опроса на следующих тактах работы.

В случае отказа схемы цикл работы устройства заканчивается. При этом содержимое счетчика циклов в блоке управления уменьшается на единицу, счетчик тактов приводится в исходное состояние и сигналом с пятого выхода блока управления все элементы схемы переводятся в исправное состояние. Сигнал со второго выхода блока управления поступает в блок индикации для индикации состояния счетчика циклов. Если содержимое счетчика циклов не равно нулю, то начинается новый цикл работы машины с выдачи блоком управления сигнала на третьем выходе. В противном случае работа устройства прекращается.

Если отказ схемы не поступил, то блок управления вырабатывает очередную серию управляющих сигналов, обеспечивая тем самым выбор следующего элемента схемы и определение его состояния.

После опроса последнего элемента блок опроса переводится в исходное состояние для повторного просмотра неотказавших элементов схемы и выдает сигнал на первом выходе, который поступает в блок управления 1, обеспечивая увеличение содержимого счетчика тактов на единицу и выработку соответствующих сигналов управления, которые начинаются сигналом на третьем выходе блока управления.

Если по окончании п-го такта работы устройства схема исправна, то ее отказ в этом цикле не фиксируется, содержимое счетчика циклов уменьшается на единицу, элементы и счетчик тактов приводятся в исходное состояние, и начинается новый цикл работы машины.

Останов устройства происходит в зависимости от установленного режима (I — IV) работы.

Устройство для определения надежности электронных схем, содержащее блок моделирования отказов элементов, первые вход и выход которого соединены соответственно с первым выходом и входом блока управления, соединенного вторым входом с входом устройства, а вторым выходом — с первым входом блока пуска и индикации, второй вход которого

1р подключен ко второму входу блока моделирования отказов элементов и третьему выходу блока управления, отличающегося тем, что, с целью повышения быстродействия устройства, в него введены блок опроса и блок сравнения; причем первый вход и выход блока опроса соответственно подключены к четвертому выходу и третьему входу блока управления, пятый выход которого связан с первым входом блока сравнения; второй и третий входы блока сравнения соединены соответственно со вторым входом и вторым выходом блока моделирования отказов элементов, третий вход которого подключен к четвертому входу блока сравнения и второму выходу блока опроса; первый выход блока сравнения соединен с четвертым входом блока управления и третьим входом блока пуска и индикации; второй выход блока сравнения подключен ко второму входу блока опроса и четвертому входу блока пуска и индикации, пятый вход которого связан с третьим выходом блока сравнения.

ЭО

Источники информации, принятые во внимание при экспертизе: ! . Авторское свидетельство СССР Мо 255657, кл. G 06 F 15/34, 1968.

2. Авторское свидетельство СССР Ко 378862, Э5 кл. G 06 F 15/46, 1970.

Устройство для определения надежности электронных схем Устройство для определения надежности электронных схем Устройство для определения надежности электронных схем 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к средствам технической диагностики и может быть использовано в системах контроля технического состояния сложных объектов, например, изделий авиационной техники

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении управляющих и вычислительных систем высокой производительности, АСУТП, а также других систем, к которым предъявляются жесткие требования по надежности

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения высокопроизводительных систем, систем управления, АСУТП и других систем, удовлетворяющих высоким требованиям к безотказной работе

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении высоконадежных матричных, конвейерных, систолических, векторных и других процессоров

Изобретение относится к области автоматики и вычислительной техники и предназначено для повышения отказоустойчивости оперативного запоминающего устройства в управляющих системах реального времени

Изобретение относится к вычислительной технике и может быть использовано для построения модулярных нейрокомпьютеров, функционирующих в симметричной системе остаточных классов

Изобретение относится к области загрузки содержимого из электронного файла данных
Наверх