Цифровой синтезатор частот

 

1>r фЯ< !> в Р >I q

;i. =".Ай

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Реслублик

"(11) 623247

К АВТОРСКОМУ СВИДИТЕДЬСТВУ (61) Дополнительное к авт. Свид-ву (22) Заявлено1 1.08.76 (21) 2394525/18-09 с присоединением заявки № (23) Приоритет (43) Опубликовано05.09.78.Бюллетень № 33 (45) Дата опубликования описания . .y - У ss

2 (51) М. Кл.

Н 03 В 19/00

Государственный комитет

Совета Министров CCCP по делам изобретений и открытий (53) УДК 621.373..42 (088.8) (72) Авторы изобретения

Д. Г. Нисневич, В. Л. Гусев и Р. С. Нисневич (71) Заявитель (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ

Изобретение относ пся и радиотехнике, приборостро<ч>ию и автоматике и мо>к< т быть использовано в дискретных clic гсмах обработки информации.

Извс< тен цифровой синтезатор частот. содержащий последовате.<ьно соединснныс датчик опорных частот и фазовый детектор, d также последовательно c<>cäèíåííûå фильтр нижних частот, управляющий э. !емент. перестрапваемый генератор, делитель частоты с постоянным коэффициентом и делитель частоты с переменным коэффицисг<том деления, Выход которого подключен и другох1 Входу фазового;<етсктора 11) .

Однако в спектре выходного колсоания си нтс затора частo i присc 1< гв lот сос 1 г>В, IHIoп<ие, крагные опорной часготс.

Цель изобретения — — улучшение подавления в спектре выходного колебания составляющих, кратныi OI:<>рпой частоте.

Цель достигается гем,:!то и ц»фровой с!1нтезатор частот, co. lcp>i< i !it ii!1 lloc ic довательно сосдпненныс,т1!т и!к о н>рных частот и фазовый дет<ктор, а также,н>с.-сдовательНО СОЕДИНЕННЫЕ фИ.>ЬТР Н11>К НИХ 1а!СТОТ, > liравгlяюший элемент, псрсстраиВасх1ь!й г< !!сратор, делт<тель частоты с постоянным коэффициентом деления и дези<тель гастоты с переменным коэффициентом дел<1!!!я,вь<ход когорого подключен к другох> входуфазового <етектора, введены после <оватс,!ьно сосдпнсныс блок задержки, элемент И и цифровой !>птегратор, выход которого с<>сдинен со

ВХОДОХ! ф>!ЛЬТР>! HH ЖН!1 Х Id CTOT. Ткки и цифрового интегратора подключены I< другому выходу датчика Aliopны. частот, первый выход фазового детектора соединен с другими входами блока за-! о держки и элемента И, а второй выход фазового детектора соединен с управляющим входом цифрового инт сгратора.

На черте>ке приведена структурная электрическая cxc÷à предложенного синтезатора.

Цифровой синтезатор частот содержит последовательно соединенные датчик 1 опорных частот и фазовый детектор 2, а также последовательно соединенныс фильтр 3 нижних частот, управляющий элемент 4, перестраиваемый генератор 5, делитель 6 частоты с постоянным коэффициентом деления It делитель 7 частоты с переменным коэффициентом деления, выход которого подключен к другому входу фазового детектора 2, блок 8

40

Формула изобретения

3 задержки, элемент И 9 и цифровой интегратор 10.

Выход цифрового интегратора 10 соединен со входом фильтра 3 нижних частот, тактовые входы блока 8 задержки и цифрового интегратора 10 подключены к другому выходу датчика 1 опорных частот, первый выход фазового детектора 2 подключен к другим входам блока 8 задержки и элемента И 9, а второй выход фазового детектора 2 соединен с управляющим входом цифрового интегратора 10.

Синтезатор частот работает следующим образом.

Ьключение в контур импульсно-фазовой автоподстройки частоты астатического звена — цифрового интегратора 10 придает системе регулирования астатические свойства как по частоте, так и по фазе. В этом случае режим синхронизации перестраиваемого генератора 5 поддерживается постоянным напряжением с выхода цифрового интегратора 10, поступающим на управляющий элемент 4. Цифровой интегратор 10

«запоминает» требуемый уровень напряжения.

Допускается принципиальная возможность с нулевой остаточной расстройкой по фазе. Однако даже при идеальном совпадении фаз подстраиваемого и эталонного сигналов, на выходе фазового детектора 2 будут вырабатываться короткие импульсы с частотой f ъщ,которые отразятся на спектре выходного колебания синтезатора частот.

Последнее связано с неизбежным технологическим разбросом элементов фазового детектора 2 и других устройств синтезатора.

Для того, чтобы преодолеть это, в контур регулирования синтезатора частоты включено устройство формирования зоны нечувствительности по времени, состоящее из последовательно включенных блока 8 задержки и элемента И 9. Сигнал с первого выхода фазового детектора 2 подается на один из входов элемента И 9 непосредственно, а на второй — после обработки в блоке

8 задержки.

На выход элемента И 9 и на вход цифрового интегратора 10 пройдут только такие импульсы с выхода фазового детектора 2, длительность которых больше времени запаздывания в блоке 8 задержки. Импульсы меньшей длительности не пропускаются на вход цифрового интегратора 10 и не оказывают влияния на уровень выходного напряжения последнего.

Благодаря этому в установившемся режиме при разности фаз подстраиваемых сигналов, не выходящей за заданные пределы, принципиально исключается возможность наложения на управляющий сигнал, поступаюгций с выхода цифрового интегратора 10 на фильтр 3 нижних частот, а следовательно, и на управляющий элемент 4 сигнала

324?

4 с частотой f>m и его гармониками. (лютветственно исключается возможность попадания в спектр выходного колебания синтезатора составлякнцих с частотой », Величина остаточной расстройки определяется разрешающей способностью системы. Фильтр 3 нижних частот. предназначен только для фильтрации быстрых флуктуационных процессов, вносимых источником питания и паразитными связями, а также

10 для сглаживания выходного сигнала цифрового интегратора 10.

Сокращение длительности процесса настройки достигается ц предложенном синтезаторе частот благодзря тому, что настройка осуществляется со скоростью, пропорциональной величине ошибки, определяющей длительность сигнала на первом выходе фазового детектора 2. Для этого в схему синтезатора включен цифровой интегратор 10.

Тактовый вход цифрового интегратора 10 соединен с соответствующим выходом датчика опорных частот. Выход элемента И 9 подключен к управляющему входу интегратора 10. Частота импульсов, поступающих на тактовый вход цифрового интегратора 10 с датчика опорной частоты, во много раз выше частоты Ьд, Число шагов, которое сделает цифровой интегратор 10 в течение одного импульса с выхода фазового детектора 2, пропорционально длительности последнего.

Предложенный синтезатор частот позволяет в значительной степени совместить высокую скорость установления частоты, малый шаг сетки и высокую спектральную чистоту выходного колебания. В установившемся режиме из спектра выходного колебания синтезатора полностью исключаются составляющие с частотой fqe и ее гармониками, причем условия фильтрации выходного сигнала не зависят от номинала частоты эталонного сигнала.

Цифровой синтезатор частот, содержащий последовательно соединенные датчик опорных частот и фазовый детектор, а также последовательно соединенные фильтр нижних частот, управляющий элемент, перестраиваемый генератор, делитель частоты с постоянным коэффициентом деления и делитель частоты с переменным коэффициентом деления, выход которого подключен к другому входу фазового детектора, отличаюи4ийся тем, что, с целью улучшения подавления в спектре выходного колебания составляющих, кратных опорной частоте, в него введены последовательносоединенные блок задержки, элемент И и цифровой интегратор,выход которого соединен со входом фильтра нижних частот, тактовые входы блока задержки и цифрового интегратора нодклк>иены к