Корреляционное устройство для определения задержки

 

Союз Сюветсини

Сециапистмчасиих

Рвснубпии

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< >636617 (61) Дополнительное к авт. свид-ву (22) Заявлено 29,11.76 (2l) 2424801/18-24 с присоединением заявки И

{И) М. Кл.

406 F 15/34

Государствеиный комитет

Совета Ыинистров СССР ао делам изобретенмй и открытий (23) Приоритет (5З) УДК 681.323 (088. 8 } (43) Опубликовано 05.1278.Бюллетень % 4S (45) Дата опубликования описания 10.1278 (72) Авторы изобретения

В.И. Словущ, В.Б. Богатырев и Е.В. Швецов

ПРЕДЕЛЕНИЯ

ЗАДЕРЖКИ

Изобретение относится к области специализированных средств цифровой вычислительной техники и предназначено для определения задержки между исходным и опорным сигналами в измерителях путевой скорости, корреляционных расходомерах, лазерных и радиодальномерах.

Известен корреляционный измеритель задержки tlat содержащий линию эадерж- о ки в виде регистра сдвига, тактируемого делителем частоты, управляемым реверсивным счетчиком тактового генератора, причем выход регистра соединен со входом, регистра сдвига с меньшим числом разрядов и с одним из входов логического устройства, другой вход которого соединен с выходом меньшего регистра, а третий — с шиной опорного сигналат. выходы логического устройства соединены со счетными входами реверсивного счетчика.

Ближайшим техническим решением является устройство для измерения скорости движения объекта (2) . 8 устройстве для измерения скорости движения объекта, в частности транспортного средства, используется корреляционный способ измерений. С двух зон-. дов, установленных йа зад@ином расстоянии один за другим в направлении движения объекта, снимают сигналы.

Эти сигналы зависят от неоднородности поверхности и формируются зондами в процессе бесконтактного зондирования поверхности. Сигналы, снимаемые с одного зонда, задерживаются при помощи регистра сдвига с изменяющейся частотой сдвига и испольэуются для придания сигналам того или другого знака.

Это устройство содержит регистр сдвига, информационный вход которого является первым входом устройства, тактовый генератор, выход которого подключен к счетному входу первого делителя частоты, выход которого соединен с управляющими входами первого н второго регистров сдвига и со счетными входом второго делителя частоты, выход которого нодключен ко входу блока индикации, логический блок преобразования сигнал-частота, первый вход которого является вторым входом устройства, второй и третий входы подключены соответственно ко входу и выходу второго регистра сдвига, первый н второй выходы логического блока преобразования сигнал-частота соединены соответственно с первым и вторым входами реверсивного счетчика, вы3 636617 4 ходы младших разрядов которого подклю- со вторым входом устройства; выходы чены к соответствующим установочным логического блока 3 соединены со входам первого делителя частоты, а вы- счетными входами реверсивного счетходы старших разрядов соединены с. сооТ чика 11, выход последнего разряда иэ ветствУющими Установочными входами вто- гоупны 5 млад их разрядов соединены рого делителя частоты. со счетными входами группы 6 старших

Недостатком этих устройств, вы- раэрядов реверсивного счетчика выполненных с использованием РегистРов 5 ходы группы 5 младших разрядов счетсдвига, является малый диапазон из- чика соединены с управляющими входамеряемых задержек, так как при больших ми делителя 7 частоты; вход делизадержках частота сдвига в регистрах теля 7 соединен с выходом такполучается малой, что отрицательно тового генератора 8, а выход сказывается на форме корреляционной 10 с Управляющими входами регистров 1 и 4 функции и делает систему менее точ- сдвига и со входом Второго делиной. В то же время схемы без регист- теля 9 частоты; выход последнего ров сдвига теряют свое значение, так соединен со входом блока 10 индикакак имеют значительно большие габа- ции значения задержки. Установочные риты, меньшую надежность и высокую )5 входы делителя 9 соединены с выходами стоимость по сравнению со схемами, старших разРЯдОв 6 счетчика 11, косодержащими регистры сдвига на совре- торые соединены также с управляющими менных приборах с зарядовой связью входами мультиплексора 2. или динамические сдвиговые регистры На входы регистра 1 с ячейками и средней интеграции, изготовленные 20 логического блока 3 подаются соответпо МОП или близкой технологии {до ственно опорный и исходный сигналы.

При этом на выходах логического блоЦелью настоящего изобретения явля- ка 3 формируются сигналы, частоты ется расширение диапазона определя- которых пропорциональны значениям

25 взаимнокорреляционной функции опорного и исходного сигналов в двух точках, что в устройство введен мультиплек- соответствующих двум мала отличающимсор информационные х ф нные входы которого ся значениям задержки опорного сигнаподключены к соответствующим выходам ла. Разность частот этих сигналов первого регистра сдвига, выход мульти- определяет направление движения к плексора соединен со входом н со входом второго З" точке максимума корреляционной функрегистра сдвига, а управляющий вход ции и равна нулю, когда задержка опорподключен к выходам Р реверсивного. счет- ного сигнала соответствует этому максимуму и, следовательно, временчика.

На фиг ° 1 показана функциональная ному сдвигу исходного и опор опо ного сиг» схема устройства; на фиг. фиг. 2 — диаг- 35 налов. При рассогласовании состояние амма, поясняющая процесс.задержки счетчика 11 меняется, вызывая изменеопорного сигнала, на которой введены ние частоты на выходе д рамма, поя н

ы о е елителя 7. следующие обозначения". F — частота Если все младшие разряды 5 счетчиков на выходе генератора 8, а — изменение 11 оказываются заполненными, что сона выходе делителя 7; д — из- 40 ответствует делению частоты генераий имп льс менение частоты на выходе делителя 9; тора 8 пополам, то следующи у

К вЂ” число разрядов регистра сдвига, с логического блока 3 сбрасывает младвключенных последовательно; КΠ— чис- шие разряды счетчика 11 и изменяет ло разрядов .ячейки регистра 1; И вЂ” на единицу состояние старших разрядов суммарное состояние счетчика 11; Ф вЂ” 6. Это, в свою очередь, приводит к число младших разрядов группы 5 счет- тому, что:

45 — коэффициент деления делителя 7 чика 11.

Первый вход устройства (цепь опор- становится равным единице; ного сигнала) соединен со входом ре- — коэффициент деления делителя 9 гист а 1 сдвига, выход каждой ячейки увеличивается в два раза; ги стра — с помощью мультиплексора 2 вклюР егистра сдвига, кроме последней, соединен со входом следующей ячейки, 50 чается с еду щ л ю ая ячейка регистра 1 выход каждой ячейки соединен также сдвига, и число включенных разрядов а им об азом в два расо входом мультиплексора 2, причем увеличивается так р и =2N,„, где и — число разрядов . за. между входом регистра Если продолжается движение к экстй номером К К вЂ” число раз- r5 ремуму в том же направлении (слева

t и (Э овто яется. рядов между входом регистра и выхо- направо), то процесс п р дом предыдуще яче ки; и й и. выход мульти- Если движение происходит в обратном плексора соединен с

2 о входом логичес направлении (справа налево), то поского блока 3 прео разовани

3 б зования сигнал- ледовательность событий соответственчастота и второго регистра 4 сдви- но изменяется. га, выход которого соединен с другим

Из диаграммы (фиг. ) ид и .2 в но что входом логического лока б ок 3. третий частота на выходе устройства, совпадаювход логического лока б а 3 соединен щим с выходом вспомогательного делиб5

636617 теля 9, пропорциональна значению задержки, в то время как частота тактировки регистра 1, равная частоте выхода основного делителя 7, изменяется всего в два раза, оставаясь высокой при любых значениях измеряемой задержки. Частота F определяется частотой наивысшей учитываемой гармоники входных сигналов устройства (больше нее в четыре раза). Число разрядов ячейки регистра 1, деленное на частоту F больше постоянной времени апериодического линейного зве- 10 на, эквивалентного системе делитель

7 частоты — регистр 1 сдвига; в свою очередь, эта постоянная времени определяется требуемой точностью устройства. Число ячеек регистра 1 равно 2, 15

Р где P — число старших разрядов 6 счетчика. На старший управляющий вход основного делителя подана константа единица, чтобы ограничить диапазон изменения коэффициентов деления. достоинством описанного устройства является то, что частота тактировки регистра сдвига мало меняется при изменении измеряемой задержки, вследствие чего повышается точность измерения больших задержек или, если устройство является подсистемой измерителя путевой скорости, малых скоростей. Относительная ошибка измерения скорости мало зависит от значения измеряемой скорости. Это позволяет, в частности, испольэовать устройство в системе измерения путевой скорости транспортного средства, диапазон изменения скоростей которого близок к

100, а также в дальномерах с большим 35 диапазоном измеряемых расстояний.

Устройство легко камплексируется с грубым измерителем. Для этого достаточно выход грубого измерителя периодически (с помощью логи- 40 ческих блоков) соединить с установочными входами старших разрядов счетчика.

При одинаковом диапазоне измеряемых задержек и точности суммарное число старших и младших разрядов счетчика меньше, чем число разрядов счет- 45 чика устройства (2).

Кроме выхода схемы, измеренное значение. задержки, при наличии высокостабильного тактового генератора, можно снимать со счетчика в форме с плавающей запятой, т.е. с относительной ошибкой, мало зависящей от значения измеряемой задержки. При использовании только импульсного выхода устройство не требует высокостабильного тактового генератора.

Формула изобретения

Корреляционное устройство для определения задержки, содержащее регистр сдвига, информационный вход которого является первым входом устройства, тактовый генератор, выход которого подключен к счетному входу первого делителя частоты, выход которого соединен с управляющими входами первого и второго регистров сдвига и со счетным входом второго делителя частоты,выход которого подключея ко входу блока индикации, логический блок преобразования сигнал-частота, первый вход которого является вторым входом устройства, второй и третий входы подключены соответственно ко входу и выходу второго регистра сдвига, первый и второй выходы логического блока преобразования сигнал-частота соединены соответственно с первым и вторым входами реверсивного счетчика, выходы младших разрядов которого подключены к соответствующим установочным входам первого делителя частоты, а выходы старших разрядов соединены с соответствующими установочными входами второго делителя частоты, о тл и ч а ю щ е е с я тем, что, с целью расширения диапазона определяемых задержек, в устройство введен мультиплексор, ияформационные входы которого подключены к соответствующим выходам первого регистра сдвига, выход мультиплексора соединен со входом второго регистра сдвига, а управляющий вход подключен к выходам реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе:

1. Патент СИИ Р 3906213, НКИ

235-181 1975

2. Заявка ФРГ М 2345106, кл. б 01 р 3/64, 1976.

636617

Составитель В. Жовинский

Рщактор 3 Герцен Техред З.мужик Корректоо A. Гриценко т з А

Заказ 6942/39 Тираж 784 Подписное

ЦНЯИПЯ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035д Москва Ж-35 Раушская наб. д, 4 5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4