Устройство переприема двоичных сигналов

 

О П И С А Н И В()648432

Союз Советских

Социалистических

Республик

ИЗОБРЕ ГЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнителыное,к авт. саид-ву— (22) Заявлено 23.03.77 (21) 2467406, 18-09 с присоединением заявки— (23) Приоритет— (43) Опубликовано 30.12.78. Бюллетень X" 48 (45) Дата опубликования опнса н1я 23.02.78 (51) Ч.11л. - И 04 1 3/06

Государственный комитет по делам изобретений и открытий (;13) 3 ДК 621.394.662 (088.8) (72) Авторы

|изобретения (71) Заявитель

А. Ф. Леонов, А. A. Стеценко и B. И. Еезяев (54) .УСТРОЙСТВО ПЕРЕг1РИЕМА

ДВОИЧНЫХ СИГНАЛОВ

Изобретение относится к радиотехнике и может использоваться при конструировании устройств сопряжения каналов цифровых синхронных трактов связи с частотнонезависимыми источниками двоичной информации и между собой.

Известно устройство переприема двоичных сигналов, содержащее анализатор отсутстьия сигналов, вход которого соединен с входом блока формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока памяти непосредственно, а два другие выхода соединены с соответствующими входами блока памяти через распределитель записи и распределитель считывания, выходы которых соединены также с первым и вторым входами блока сравнения, причем выход блока памяти является выходом устройства 111.

Однако в известном устройстве недостаточная помехозащищенность.

Цель изобретения — повышение помехозащищенности.

Для этого в устройство переприема двоичных сигналов, содержащее анализатор отсутствия сигналов, вход которого соединен с входом блока формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока памяти непосредственно, а два другие вы.,ода соедпнены с соот етствующнмн входам блока памяти через распределитель записи и распределитель считывания, выходы которых соединены также с первым и вторым иходамн блока сравнения, причем выход бло а памяти является выходом устройства. зьсдены дополнительный блок сравнения и анализатор фазового сдвига, причем другой выход распределителя считывания соединен с другим входом блока памяти п перзым входом дополнительного блока сравнения, другой вход которого соединен с выходом распределителя записи, другой вход которого соединен с выходом анализатора отсутствия сигналов, соединенного с другим входом распределителя считывания, третьим входом блока сравнения н выходом доно"„,н.нтсльного блока сравнения, причем первый н второ" выходы анализатора фазозого сдвига соединены с другим входом блока формирования тактовых частот и ре—:енерацпи и третьим входом распределителя с штызання соответственно, а другой зыход олока памяти является дополнитель:ы..: .нходом устройства.

1:-. ертеже изображена структурна» элскт .;гчсская схема предлагаемого устройства.

640432

Устройство переприема двоичных сигналов содержит анализатор 1 отсутствия сигналов, вход которого соединен с входом блока 2 формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока 8 памяти непосредственно, а два другие выхода соединены с соответствующими входами блока 8 памяти через распределитель 4 записи и распределитель 5 считывания, выходы которых соединены также с первым .и вторым входами блока 6 сравнения, причем выход блока 8 памяти является выходом устройства, дополнительный блок 7 сравнения и анализатор 8 фазового сдвига, причем другой выход распределителя 5 считывания соединен с другим входом блока 8 памяти и первым входом дополнительного блока 7 сравнения, другой вход которого соединен с выходом распределителя 4 записи, другой вход которого соединен с выходом анализатора 1 отсутствия сигналов, соединенного с другим входом распределителя 5 считывания, третьим входом блока б сравнения и выходом дополнительного блока 7 сравнения, причем первый и второй выходы анализатора 8 фазового сдвига соединены с другим входом блока 2 формирования тактовых частот и регенерации и третьим входом распределителя 5 считывания соотвеIственно, а другой выход блока 8 памяти является дополнительным выходом устройства.

Устройство работает следующим образом.

В олоке 2 формирования тактовых частот из информационной последовательности двоичных сигналов выделяется тактовая частота F„, ñ которой происходит запись поступающей информации в блок 8 памяти из

N элементов, и формируются тактовые частоты считывания F,„èíôîðìàöèè с блока

8 памяти в каналы цифровых синхронных трактов или к приемнику информации. Частоты Е„и F,„îòëè÷àþòñÿ коэффициентами отклонения от нормального значения. Управление записью и считыванием информации в блоке 8 памяти осуществляется с помощью распределителей записи 4 и считывания 5, работающих с тактовыми частотами Р„и F,„ñîîòâåòñòâåííî, поступающими с блока 2.

В анализаторе 1 определяется начало передачи двоичных сигналов и формируется команда фазированпя распределителей записи 4 и считывания 5, поступающая на входы установки их начальной фазы. Фазирование осуществляется так, чтобы обеспечить максимальный временной интервал между моментами записи и считывания информации, составляющей ввиду неопределенности знака отклонения частот Р„и F,„ от номинального значения величину в N/2 тактов, так как частота Р„=,"- Fc происходит

Зо

65 постепенное сближение моментов записи и считывания информации в блоке 8 памяти.

При работе устройства в качестве передающей части тракта передачи двоичных сигналов в начале передачи сравнение моментов записи и считывания осуществляется в блоке б сравнения на основании,информации о фазе записи и считывания, поступающей на его входы с выходов распределителей записи 4 и считывания 5. Когда интервал между моментами записи .и считывания достигает установленного в блоке

6 сравнения значения Р, на его входе формируется команда, по которой распределитель считывания 5 через выход управляет считыванием информации с выхода блока

8 памяти в У/2 дополнительный канал цифрового синхронного тракта в фазе, соответствующей интервалу между моментами записи и считывания в У/2 тактов. Через время t, достаточное для определения на последующем участке цифрового синхронного тракта фазового сдвига последовательностей двоичных сигналов в двух каналах, считывание информации на выход, осуществляемое распределителем считывания 5 через выход прекращается, а изменение интервала между моментами записи и считывания ведется в дополнительном блоке 7 сравнения. Переход на считывание информации по одному выходу и прекращение считывания с другого выхода осуществляется аналогично изложенному с появлением команды на выходе дополнительного блока

7 сравнения.

При приеме или транзите информации на время t, когда информация передается по двум каналам, к выходам устройства подключаются информационные выходы анализатора 8 фазового сдвига, включенного в дополнительный канал цифрового синхронного тракта для определения фазового сдвига последовательности двоичных сигналов по отношению к основному каналу и элемента блока 8 памяти, фаза информации в котором совпадает с фазой, считываемой с устройства, включенного в основной канал. После этого в последующий участок цифрового синхронного тракта при транзите или к приемнику информации при приеме по команде, поступающей на вход распределителя считывания 5 с выхода анализатора фазового сдвига, передача ведется в той же фазе с выхода устройства дополнительного канала, Устройство переприема двоичных сигналов основного канала отключается. При этом в блоке 8 памяти подключенного устройства образуется по отношению к исходному интервалу в N/2 тактов фазовый сдвиг Р, ретранслируемый при организации транзистов на последующие участки тракта так же, как и на передаче.

На приеме компенсация фазового сдвига осуществляется посредством изменения

640432

Формула изобретения

Составитель Г. Серова

Техред А. Камышникова

Корректор С. Файн

Редактор К. Щадилова

Заказ 1008/1566 Изд. ¹ ""94 Тнраяк 7". 8 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 5I(-35, Раушская наб., д. 4/5

Тнп. Харьк. фил. пред. «Патент» тактовой частоты считывания информации в приемное устройство по команде с выхода анализатора 8 фазового сдвига на вход блока 2 до установления интервала между моментами записи и считывания, равного

N/2 тактов. Частота считывания устанавливается так, чтобы скомпенсировать образовавшийся фазовый сдвиг до появления нового сдвига.

Фазовые сдвиги, образующиеся за счет неравенства задержки информации в каналах цифровых синхронных трактов, и расхождение частот при переприемах на транзитных участках компенсируются аналогично изложенному выше.

Таким образом, компенсация расхождения скоростей записи и считывания на всех участках тракта передачи двоичных сигналов обеспечивает безыскаженную передачу информации любой длительности.

Устройство переприема двоичных сигналов, содержащее анализатор отсутствия сигналов, вход которого соединен с входом блока формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока памяти непосредственно, а два другие выхода соединены с соответствующими входами блока памяти через распределитсль записи и распределитель считывания, выходы которых соединены также с первым и вторым входами блока сравнения, причем выход блока памяти является выходом устройства, о т л н ч а ющ е е с я гем, что, с целью повышения помехозащпщенностн, в него введены дополнительный блок сравнения и анализатор фазового сдвига, причем другой выход распределителя считывания соединен с другим входом блока памяти и первым входом дополнительного блока сравнения, другой вход которого соединен с выходом распределителя записи, другой вход которого соединен с выходом анализатора отсутствия. сигналов, соединенного с другим входом распределителя считывания, третьим входом блока сравнения и выходом дополнительного блока сравнения, причем первый и второй выходы анализатора фазового сдвига соединены с другим входом блока формирования тактовых частот и регенерации и третьим входом распределителя считывания соответственно, а другой выход

25 блока памяти является дополнительным выходом устройства.

Источник информации, принятый во внимание при экспертизе.

30 1. Авторское свидетельство СССР

¹ 503369, кл. Н 04 J 3/06, 1973.