Имитатор ошибок в групповом тракте цифровых систем передачи

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Соцнвлнстнческнх

Респубпнк (! !) 646459 (61) Дополнительное к авт. свид-ву (22) Заявлено 040676 (2 ) 2368002/18-09 с присоединением заявки №вЂ” (23) Приоритет— (5l} М. Кл.

Н 04 1! 23/00

Н 04 В 3/46

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 050279, 1оллетень № 5 (53) УДК 621.327. ,8 {088.8) Дата опубликования описания 050279 (72) Автор изобретения

B.Ï.Ñåëåçíåâà » Г) (Ф3Ц 3 :!!!1Б!Пи, (71) Заявитель

{ 54) ИМИТАТОР ОШИБОК В ГРУП!ПОВОМ TPAKTE

ЦИФРОВЫХ СИСТЕМ ПЕРЕДАЧИ

Изобретение относится к электросвязи н может быть использовано для проведения настройки и испытаний цифровых систем передачи.

Известен имнтатор ошибок в групповом тракте цифровых систем передачи, содержащий формирователь длительностей интервалов между ошибками и блок для ввода ошибок в цифровой поток, причем формирователь длительности интервалов между ошибками состоит иэ последовательно соединенных генератора модулирующего сигнала и делителя напряжения, выход ко- !к торого подключен к и цепям, каждая из которых состоит из последовательно соединенных порогового блока и триггера, выход которого соединен с соответствующим входом переключа- Ю теля наи +1 положение, а блок для ввода ошибок в цифровой поток состоит из последовательно соединенных первого блока стробирования, первый и второй входы которого являются И первым и вторым. входами имитатора, сумматора по модулю два, к второму входу которого через первый инвертор подключен второй выход первого блока стробирования, и второго блока стробирования, к второму входу которого через элемент задержки подключен второй вход имитатора, соединенный также с первым входом третьего блока стробирования, второй вход которого соединен с выходом переключателя на М +1 положение, а первый и второй выходы третьего блока стробировання соединены с соответствующими входами сдвоенного переключателя на два положения, первый и второй выходы которого соединены cooòâåòственно с третьим и четвертым входами сумматора по модулю два 11, Однако известный имитатор ошибок в групповом тракте цифровых систем передачи имеет низкую точность имитации потока ошибок в групповом тракте.

Целью изобретения является повышение точности имитации потока ошибок в групповом тракте.

Для этого в имитатор ошибок в групповом тракте цифровых систем передачи, содержащий формирователь длительностей интервалов между ошибками

И блок ввода ошибок в цифровой поток, причем формирователь длительностей интервалов между ошибками состоит

646459 "из последовательно соединенных гене= ратора модулирующего сигнала н делителя напряжения, выход которого подключен к Й цепям, каждая з которых состоит из последовательно соединенных порогового блока и триггера, выход которого соединен с соответствующим входом переключателя на М +l положение, а блок ввода ошибок в цифровой поток состоит из последовательно соединенных первого блока стробирования, первый и второй входы которого являются первым и вторым входами имитатора, сумматора по модулю два, к второму входу которого через первый инвертор подключен второй выход первого блока стробирования, и второго блока стробирования, к второму входу которого через элемент задержки подключен второй вход имитатора, соединенный также с первым входом третье

ro блока стробирования, второй вход которого соединен с выходом переключателя на К +1 положение, а первый и второй выходы третьего блока стробирования соединены с соответствующими входами сдвоенного переключателя на два положения, первый и второй выходы которого соединены соответственно с третьим и четвертым входами сумматора по модулю два, введен формирователь длительностей ошибок, состоящий иэ кольцевого счетчика-распределителя на Н +l .позицию, выход первой из которых подключен к первым входам Й двухвходовых элементов совпадения, выход каждого из которых через триггер, второй, вход которого соединен с соответствующим выходом кольцевого счет« чика-распределителя, подключен к одному из входов элемента ИЛИ, выход которого подключен к входу второго инвертора, при этом второй вход каждого из двухвходовых элементов cosпадения через введенный соответствующий ключ соединен с выходом соответСтвующего триггера Формирователя длительностей интервалов между ошибками, второй вход которого через введенный соответствующий ключ соединен с соответствующим выходом кольцевого счетчика-распределителя, вход которого подключен к второму входу имитатора, а выход элемента ИЛИ и выход второго инвертора соединены с соответствующими входамй сдвоенного переключателя на два положения.

На чертеже приведена структурная электрическая схема имитатора, Имитатор ошибок в групповом тракте цифровых систем передачи содержит формирователь 1 длительностей интервалов между ошибками и блок 2 для ввода ошибок в цифровой поток, причем формирователь 1 длительностей интервалов между ошибками состоит иэ последовательно соединенных генератора 3 модулирующего сигнала и делителя 4 напряжения, вход которого подключен к 1 цепям, причем

j -я цепь состоит из последовательно

1 соединенных порогового блока 5,t. и триггера 6,1„ где g — 1,2... Й

Выход триггера б,f соединен с соответствующим входом переключателя 7 наМ -1 положение. Блок 2 для ввода ошибок в цифровой поток состоит из последовательно соединенных первого блока стробирования 8, первый и второй входы которого являются первым

10 и вторым входами 9 и 10 имитатора, сумматора по модулю два 11, к второму входу которого через первый инвертор

12 подключен второй выход первого .блока стробирования 8, и второго бло1 ка стробирования 13, к второму входу которого через элемент задержки 14 подключе, второй вход 10 имитатора.

Второй вход 10 имитатора соединен также с первым входом третьего блока

20 стробирования 15, второй вход которого соединен с выходом переключателя 7 на М +1 положение, а первый и второй выходы третьего блока стробирования

15 соединены с соответствующими входами 16 сдвоенного переключателя 17 на два положения, первый и второй выходы которого соединены соответственно с третьим и четвертым входами сумматора по модулю два ll, Кроме

30 того, имитатор ошибок в групповом тракте цифровых систем передачи содержит формирователь длительностей ошибок 18, состоящий из кольцевого четчика-распределителя 19 наИ +1 позицию, выход первой из которых подключен к первым входам К двухвхо. довых элементов совпадения 20.1

20.Й, а выход двухвходового элемента совпадения 20.1, где i -1,2 ...,И, через триггер 21,i второй вход которого соединен с соответствующим выходом кольцевого счетчика-распределителя 19, подключен к одному из входов элемента ИЛИ 22, выход которого подключен к входу второго инвертора 23, при этом второй вход двухвходового элемента совпадения 20. через введенный соответствующий ключ

24. соединен с выходом соответствующего триггера б,i формирователя 1 длительностей интервалов между ошибками,второй вход которого через введенный соответствующий ключ 25.tсоединен с соответствующим выходом кольцевого счетчика-распределителя

19, вход которого подключен к второ„ му входу 10 имитатора, а выход эле"" мента ИЛИ 22 и выход второго инвертора 23 соединены с соответствующими входами 26 сдвоенного переключателя

17 на два положения, Имитатор ошибок работает следующим образом.

При формировании потока ошибок, © содержащего импульсы, длительность

646459 )

1 (20

3(1

15)

Ц) 45

50 г . I,)

6 . которых равна одному периоду такто. вой частоты искажаемого цифрового потока, ключи 24.1 и 25.1 замкнуты, а ключи 24,2 — 24.Й и 25.2 — 25.И разомкнуты. Сдвоенный переключатель

17 на дна положения замкнут на входы

26, а переключатель 7 на)) +1 положение находится н положении О. Сигнал с выхода генератора 3 модулирующего сигнала через делитель 4 напряжения поступает на вход порогового блока

5.1, на выходе которого формируется импульсная последовательность, определяемая пересечением уровней входного модулирующего напряжения и пороГом срабатывания порогового блока 5.1. Через ключ 24.1 сигнал с выхода триггера 6.1 поступает на второй вход двухвходового элемента совпадения 20.1, на выходе которого в момент совпадения сигнала с выхода триггера 6.1 и импульса первой позиции кольцевого счетчика-распределителя

19 формируется сигнал, запускающий триггер 21.1. Установка в 0 триггеров 6,1 и 21.1 производится импульсом второй позиции кольценого счетчика-распределителя 19, Таким образом, длительность импульса, сформированного на выходе триггера 21.1, равна одному периоду тактовой частоты искажаемого цифрового потока. Этот сигнал поступает на один из входов элемента ИЛИ 22.

Аналогичным образом формируются потоки ошибок, содержащие импульсы длительностью в 2, 3, .И,)периодов тактовой частоты искажаемого цифрового потока, При замыкании ключей 24 ° 1 — 24.й и 25.1 — 25.Й на выходе элемента

ИЛИ 22 формируется поток ошибок., содержащий импульсы длительностью в

---1, 2,, N периодов тактовой частоты.

Частота появления импульсов н потоке ошибок и их длительности определяются как уровнем модулирующего сигнала, так и значениями порогов срабатывания пороговых элементов 5.1 - 5.М которые управляют формированием импульсон определенной длительности в потоке ошибок.

В блоке ввода ошибок в цифровой поток 2 сумматор по модулю два 11 осуществляет поразрядное суммирование по модулю два цифрового потока системы передачи и потока ошибок, На третий и четвертый входы сумматора по модулю два через сдвоенный переключатель 17 подается поток ошибок в прямом и инверсном видах, вырабатываемый третьим блоком стробирования 15 или элементом ИЛИ 22. На первый и второй входы су)оратора по модулю два 11 подается прямой и инверсный потоки системы п..редачи с выходов первого блока стробирования

8 и первого инвертора 12, На первый и второй входы первого блока строен рования 8 с первого н второго вход)))

9 и 10 имитатора поступают соответственно цифровой сигнал и сигнал тактовой частоты. Сигнал с выхода сумматора по модулю два 11 поступает на первый вход второго блока стробирования 13, на второй вход которого через элемент задержки 14 подается сигнал тактовой частоты с второго входа 10 имитатора. Элемент задержкв

14 служит для компенсации временных задержек, вносимых элементами имитатора.

В частном случае имитатор может формировать потоки ошибок, в которых длительности импульсов и интервалы между ними распределены по нормальному закону. При работе в этом режиме ключи 24 ° 1 - 24.Н и 25.1 — 25,M разомкнуты, переключатель 7 находится в одном из М положений, а сдвоенный переключатель 17 находится в положении, когда замкнуты его входы 16. Сигнал с выхода генератора 3 модулирующего сигнала через делитель 4 напряженйя

Поступает на входы пороговых блоков

5,1 - 5.N, имеющих различные пороги срабатынания. С выходов пороговыхблоков 5.1 — 5.)J сигналы поступают на счетные входы триггеров

6.1 — 6.N, с выхода одного из которых через переключатель 7 сигнал подается на второй вход третьего блока стробирования 15, первый вход которого явдяется вторым входом 10 имитатора.

Предложенный имитатор ошибок в групповом тракте цифровых систем передачи отличается повышенной точностью имитации потока ошибок и позволяет формировать этот поток по любому заданному закону с любым распределением длительностей пачек ошибок.

Формула изобретения

Имитатор ошибок н групповом тракте цифровых систем передачи, содержащий формирователь длительностей интервалов между ошибками и блок ввода ошибок в цифровой поток, причем формирователь длительностей интервалов между ошибками состоит иэ последовательнО соединенных генератора модулирующего сигнала и делителя напряжения, выход которого подключен к )) цепям, каждая из которых состоит из последовательно соединенных порогового блока и триггера, выход которого соединен с соответствующим входом переключателя на

/+1 положение, а блок ввода ошибок в цифровой поток состоит из последовательно соединенных первого. блока стробиронания, первый и второй нХодь

646459

Составитель В,Старостин

Редактор А.,Зиньковский Техред М.Борисова Корректор И.Гоксич

Заказ 129/46 Тираж 774 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„.„ д.4/5 филиал ППП Патент, г.ужгород, ул.Проектная, 4 которого являются первым и вторым входами имитатора, сумматора по модулю два, к второму входу которого через первый инвертор подключен второй выход первого блока стробирования и второго блока стробирования, к второму входу которого через элемент задержки подключен второй вход имитатора, соединенный также с первым входом третьего блока стробирования, второй вход которого соединен с выходом переключателя на N +1 положение, а первый и второй -выходы третьего блока стробирования соединены с соответствующими входами сдвоенного переключателя на два положения, первь и второй выходы которого соединены соответственно с третьим и четвертым входами сумматора по модулю два, отличающийся тем, что,с целью повышения точности имитации потока ошибок в групповом трак. те, введен формирователь длительностей ошибок, состоящий из кольцевого

c÷eT÷èêà-распределителя най +1 позицию, выход первой из которых подключен к первым входам И двухвходовых элементов совпадения, выход каждого из которых через триггер, второй вход которого соединен с соответствующим выходом кольцевого счетчика-распределителя, подключен к одному из

:входов элемента ИЛИ, выход которого подключен к входу второго инвертора, при этом второй вход каждого из двухвходовых элементов совпадени:. через введенный cîoòâåòcòâóþùèé ключ соединен с выходом соответствующего триггера формирователя длительностей интервалов между ошибками, второй вход которого через введенный соответствующий ключ соединен с соответствующим выходом кольцевого счетчика-распределителя, вход которого подключен к второму входу имитатора, а выход элемента ИЛИ и выход второго инвертора соединены с соответствующими входами сдвоенного переключателя на два положения.

2Р

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании Р 1376129, кл. HP 1971.