Селектор импульсов по периоду следования

 

1 и 11 660222

ОПИСАНИЕ

ИЗОБРЕ1ЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сова Советских

Социалистических

Реслуолкк (61) Дополнительное к авт. свид-ву (22) Заявлено 06.12.76 (21) 2425615 18-21 с присоединением заявки У: (23) Приоритет (43) Опубликовано 30.04.79. Бюллетень М 16 (45) Дата опубликования описания 30.04.79 (51) М. Кл.-а

Н ОЗК 5/18

Государственный комитет (53) УДК 621.373.33 (088.8) ло делам нзооретений и открытий (72) Автор изобретения

С. В. Попов (71) Заявитель (54) СЕЛЕКТОР ИМПУЛЬСОВ ПО ПЕРИОДУ СЛЕДОВАНИЯ

Изобретение относится к области импульсной техники, в частности к селекторам импульсов по периоду следования, и может быть использовано для повышения помехоустойчивости устройств приема и обработки флуктуирующих периодических импульсных сигналов.

Известен селектор импульсов по периоду следования импульсов, содержащий две или несколько линий задержки, формирователи 10 импульсов, логические элементы И и ИЛИ (1).

Данный селектор имеет недостаточную то ч ность сел екци и.

Наиболее близким по технической сущности к заявленному является селектор импульсов, содержащий формирователь, вход которого соединен со входной шиной, а выход подключен к первому входу трехвходового логического элемента ИЛИ и первыми входами логического элемента НŠ— И и одного логического элемента И, второй вход которого соединен с одним из выходов секционированной линии задержки и входом многовходового логического элемента И, остальные входы которого соединены с отводами секционированной линии задержки, ее вход соединен с выходом трехвходового логического элемента ИЛИ, второй вход которого подключен к выходу логического З0 элемента НŠ— И и первому входу блока пересчета, второй вход этого блока соединен с выходом селектора, выход подключен ко второму входу логического элемента

НŠ— И, а третий вход соединен с вы;одом многовходового логического элемента И, третий вход трехвходового логического элемента ИЛИ соединен с выходом элемента задержки и с первым входом второго логического элемента И, второй вход которого подключен к выходу секционированной линии задержки (2).

Данньш селектор имеет недостаточную надежность селектирования при воздействии случайных импульсных помех.

Целью изобретения является повышение помехоустойчивости селектирования при воздействии случайных импульсных помех.

Поставленная цель достигается тем, что в селектор импульсов, содержащий формирователь импульсов, вход которого соединен со входной шиной, а выход подключен к первому входу трехвходового логического элемента ИЛИ, к первому входу логического элемента НŠ— И и к первому входу первого логического элемента И, второй вход которого соединен с одним из выходов секционированной линии задержки и входом многовходового логического элемента И, остальные входы которого соединены с от660222 б

1;)

"5

О )

5ч

55 ио я водами секционированной линии задержки, вход которой соединен с выходом трехвходового логического элемента ИЛИ, второй вход которого подключен к выходу логического элемента НŠ— И и первому входу блока пересчета, второй вход которого соединен с выходом селектора, выход подключен ко второму входу логического элемента HE — И, а третий вход соединен с выходом многовходового логического элемента

И, третий вход трехвходового логического элемента ИЛИ соединен с выходом элемента задержки и с первым входом второго логического элемента И, второй вход которого подключен к выходу сскционировапной линии задержки, введены RS-триггер, дополнительный элемент задержки, два дополнительных логических элемента И, двухвходовой и дополнительный трехвходовой логические элементы ИЛИ, выход последнего из которых соединен со входом элемента задержки, первый вход подключен к выходу первого логического элемента И и одному входу двухвходового элемента ИЛИ, второй вход которого соединен с выходом секционированной линии задержки, а выход соединен с первым входом RS-триггера, в- орой вход которого подключен к выходу дополнительного элемента задержки, вход которого подключен к выходу многовходового логического элемента И, причем выход RSтриггера соединен с первым входом первого дополнительного логического элемента И, второй вход которого соединен с выходом второго логического элемента И, а выход подключен ко второму входу дополнительного трехвходового логического элемента

ИЛИ, третий вход которого соединен с выходом логического элемента НŠ— И, при этом один вход второго дополнительного логического элемента И соединен со входной шиной, второй его вход подключен к выходу многовходового логического элемента И, а выход дополнительного логического элемента И соединен с выходом селектораа.

На чертеже дана структурная схема описываемого селектора.

Селектор содержит формирователь 1 импульсов, секционированную линию задержки 2, трехвходовые логические элементы

ИЛИ 3, дополнительный трехвходовый логический элемент ИЛИ 4, многовходовый логический элемент И 5, двухвходовые логические элементы И 6 и 7, дополнительные двухвходовые логические элементы И 8 и 9, логический элемент НŠ— И 10, RS-триггер

11, двухвходовый логический элемент ИЛИ

12, блок пересчета 13, элемент задержки 14 на т и дополнительный элемент задержки

15 на Хт. Входной сигнал подан на входную шину 16, выходной сигнал снимается с выхода 17.

Принцип работы селектора заключается в следующем.

При поступлении сигналов на входную шину 16 селектора формирователь 1 вырабатывает нормализованные по длительности импульсы, которые через логический элемент ИЛИ 3 подаются на вход секционировапной линии задержки 2, с ее выхода каждый импульс, задержанный на интервал Т, подастся на вход логического элемента И 6.

Если данный импульс принадлежит селектируемой последовательности, то в этот момент на другой вход логического элемента

И 6 с выхода формирователя 1 поступает следующий (второй) импульс последовательности и на выходе логического элемента И 6 появляется импульс совпадения, поступающий через логический элемент ИЛИ

12 на прямой вход RS-триггера 11 и через логический элемент ИЛИ 4 — на элемент задержки 14. Выходной сигнал RS-триггера

11 переводит логический элемент И 8 в открытое состояние. С выхода элемента задержки 14 импульс, задержанный относительно второго импульса последовательности на время т, через логический элемент

ИЛИ 3 поступает на вход секционированной линии задержки 2 и проходит вслед за вторым импульсом селектируемой последовательности, образуя с ним дуплет с интервалом т. Импульс с выхода элемента задержки 14 поступает также на логический элемент И 7, но не проходит через него, так как на другой его вход сигнал в этот момент не поступает.

Третий импульс последовательности аналогичным образом проходит через логический элемент И 6, логический элемент ИЛИ

4 и элемент задержки 14 и поступает на вход секционированной линии задержки 2 через интервал т после импульса, поступившего на этот вход непосредственно с формирователя 1. С выхода элемента задержки

14 задержанный на время т третий импульс поступает на логический элемент И 7, на другой вход которого в этот момент с выхода секционированной линии задержки 2 приходит сформированный в предыдущем такте дополнительный импульс, отстающий от второго импульса последовательности на интервал т (второй импульс дуплета). С выхода логического элемента И 7 импульс совпадения проходит через открытый единичным выходом RS-триггера 11 логический элемент И 8 и через логический элемент

ИЛИ 4 вновь поступает на элемент задержки 14, с выхода которого задержанный еще на интервал т импульс через логический элемент ИЛИ 3 проходит на вход секционировапной линии задержки 2, в результате чего вслед за третьим импульсом последовательности распространяются уже два дополнительных импульса, образующие вместе с новым импульсом триплет с интервалами т. Второй раз импульс с выхода элемента задержки 14 через логический элемент И 7 не проходит.

660222

Четвертый импульс селектируемой последовательности сопрово>кдается уже тремя .,ополпительными импульсами и т. д. до .;рихода и+1-го импульса, когда число дополнительных импульсов нарастает до и.

11ослс этого срабатывает многовходовый логический элемент И 5, выходной сигнал которого открывает логический элемент И 9, и импульсы сслектируемой последовательности, начиная с п+2-ro, проходят на выход селектора. Кроме того, сигнал с выхода логического элемента И 5 через элемент задержки 15 подается на сбросовый вход RSтриггера 11, вследствие чего после выработки и дополнительных импульсов RSтриггер 11 перебрасывается, а логический элемент И 8 закрывается, при этом разрывается контур задержанной регенерации дополнительных импульсов и предотвращается возмо>кность дальнейшего увеличения числа этих импульсов в последующих тактах работы селектора.

С приходом следующего импульса селектируемой последовательности выходной сигнал логического элемента И 6 вновь перебрасывает триггер 11, логический элемент

И 8 открывается, контур задержанной регенерации замыкается до накопления и дополнительных импульсов в данном такте работы селектора.

Так как формирование каждого из дополнительных импульсов происходит в результате черезпериодного совпадения очередного и предыдущего импульсов селектируемой последовательности, то образование полного п-мультиплета дополнительных импульсов с интервалами т возмо>кно лишь при условии поступления подряд п+1 импульса с интервалами Т, что эквивалентно и-кратному череспериодному сравнению.

Сигнал с выхода логического элемента

И 9 поступает на цепь сброса блока пересчета 13 и приводит его в исходное состояние готовности к работе в контуре регенерации для восстановления пропущенных импульсов.

В случае отсутствия очередного импульса селектируемой последовательности логический элемент НŠ— И 10 в момент прихода на него сигнала от блока пересчета 13 открыт, при этом выходной импульс логического элемента И 5, прошедший через блок пересчета 13 и логический элемент НŠ— И

10 с выхода последнего через логические элементы ИЛИ 3 и 4 поступает соответственно на вход секционированной линии задержки 2 и на вход элемента задержки 14, замещая собой отсутствующий очередной импульс входной последовательности. Последующая регенерация и дополнительных импульсов и работа остальных узлов схемы происходит как описано выше, переброс RSтриггера 11 в открытое состояние при этом производится выходным сигналом логического элемента И 5 через логический эле20

5 >

6 мент ИЛИ 12. Прошедшие через логический элемент НŠ— И 10 импульсы поступают также на счетный вход блока пересчета 13 для определения числа пропусков и сравнения его с установленным критерием (коэффициентом пересчета). Если число пропущенных импульсов превышает коэффициент пересчета, то после восстановления заданного числа пропусков блок пересчета 13 закрывается и прохождение импульсов, замещающих пропуски на логический элемент

НŠ— И 10 и далее на логические элементы

ИЛИ 3 и 4 прекращается. В последующих тактах логические элементы И 5 и 7 не срабатывают, регенерация прекращается и селектор приходит в исходное состояние.

Формула изобретения

Селектор импульсов по периоду следования, содержащий формирователь импульсов, вход которого соединен со входной шиной, а выход подключен к первому входу трехвходового логического элемента ИЛИ, к первому входу логического элемента

HE — И и к первому входу первого логического элемента И, второй вход которого соединен с одним из выходов секционированной линии задержки и входом многовходового логического элемента И, остальные входы которого соединены с отводами секционированной линии задержки, вход которой соединен с выходом трехвходового логического элемента ИЛИ, второй вход которого подключен к выходу логического элемента HE — И и первому входу блока пересчета, второй вход которого соединен с выходом селектора, выход — подключен ко второму входу логического элемента

HE — И, а третий вход соединен с выходом многовходового логического элемента И, третий вход трехвходового логического элемента ИЛИ соединен с выходом элемента задержки и с первым входом второго логического элемента И, второй вход которого подключен к выходу секционированной линии задержки, отл ич а ющийся тем, что, с целью повышения помехоустойчивости селсктирования при воздействии случайных импульсных помех, в него введены RS-триггер, дополнительный элемент задержки, два дополнительных логических элемента И, двухвходовой дополнительный трехвходовой логические элементы ИЛИ, выход последнего из которых соединен со входом элемента задержки, первый вход подключен к выходу первого логического элемента И и одному входу двухвходового элемента ИЛИ, второй вход которого соединен с выходом секционированной линии задержки, а выход соединен с первым входом RS-триггера, второй вход которого подключен к выходу дополнительного элемента задержки, вход которого подключен к выходу многовходового логического элемента И, причем выход

RS-триггера соединен с первым входом пер660222

Редактор М. Афанасьева

Составитель А. Артюх

Корректоры: А. Галахова и Е. Хмелева

Заказ 826/2 Изд. Л% 280 Тираж 1059 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ного дополнительного логического элемента

И, второй вход которого соединен с выходом второго логического элемента И, а выход подключен к второму входу дополнительного трехвходового логического элемента ИЛИ, третий вход которого соединен с выходом логического элемента НŠ— И, при этом один вход второго дополнительного логического элемента И соединен со входной шиной, второй его вход подключен к выхо8 ду многовходового логического элемента И, а выход дополнительного логического элемента И соединен с выходом селектора.

Источники информации, 5 принятые во внимание при экспертизе

1. Патент США Ко 3732563, кл. 340 — 127, опублик. 12.06.71.

2. Заявка Хо 2414250/18-21, кл. Н ОЗК

5/18, 02.10.76, по которой принято решение

10 о выдаче авторского свидетельства.