Устройство для сжатия спектра видеосигнала

 

ОПИСАНИЕ изовгкткния "" 6787 9

Союз Севетскии

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву(22) Заявлено 060176 (21) 2313373/18-09 с присоединением заявки Ио= (23) Приоритет»

Н 04 N 1/40

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621, 397..7 (088.8) Опубликовано 050879. Бюллетень Но 29

Дата опубликования описания 050879 (72) Авторы изобретения

В. И, Голосной и Г. Ф. Валькин (71} Заявитель (54) УстРОЙстВО ДлЯ сжАтиЯ спектРА ВиДеОсиГнАлА

Изобретение относится к радиотехнике и может использоваться в устройствах сжатия объема Факсимильных сигналов методами статистического кодирования.

Известно устройство для сжатия спектра видеосигнала, содержащее на передающей части — последовательно соединенные делитель, блок исключения нулевых видеосигналов и кодер, выход которого подключен к первому входу сумматора, второй вход которого соединен с выходом формирователя полярности видеосигнала, один вход которого подключен к второму выходу делителя, а второй — к входной шине, а на приемной части — дискриминатор полярности видеосигнала, один выход которого подключен к пер вому входу декодера, второй вход которого соединен с выходом блока введения нулей видеосигнала (1).

Однако известное устройство недостаточно помехоустойчиво. 25

Цель изобретения — повышение помехоустойчивости устройства.

Для зтого в устройство для сжатия спектра видеоси гнала, содержащее на передающей части — последовательно включенные делитель, блок исключения нулевых видеосигналов и кодер, выход которого подключен к первому входу сумматора, второй вход которого соединен с выходом формирователя полярности видеосигнала, один вход которого подключен к второму выходу делителя, а второй — к входной шине, а на приемной части — дискриминатор полярности видеосигнала, один выход которого подключен к первому входу декодера, второй вход которого соединен с выходом блока введения нулей видеосигнала, в передающую часть введены дополнительный делитель, формирователь сигнала разделительных бит, вход которого соединен с выходом делителя, формирователь бит блоков видеосигнала и формирователь сигнала адреса, первый вход которого соединен с вторым выходом кодера, второй вход соединен с первым входом формирователя бит блоков видеосигнала и с первым выходом дополнительного делителя, а третий вход

Формирователя сигнала адреса соединен с вторым входом формирователя бит блоков видеосигнала и входной шиной, к которой подключен вход доцолнительного делителя, второй выход которого подключен к входу основно678709 го делителя, причем выходы формирователя г пгнала адрг са формировате— ля бит блоков видеосигнала и форми— ров ател я сигнала разделительных бит подключены к дополнительным входам сумматора, а н приемной части введены дешифратор сигнала разделительных бгп, первый в ..ход которого сое— динен с входом дискриминатора полярности видеосигнала, дешифратор сигнала адреса и распределитель, один вход которого соединен с нторым выходом дешифратора сигнала раздели— тель ньгх бит, нт орой в ход — c ныходо..г дискриминатора полярности видеосигнала, а выходы кот орси о подключены к входам блока введения нулей видеосигнала и дешифратора сигнала ад— реса, один выход которого подключен к,третьему входу дскодера, а второйсоединен с вторым входом блока введения нулей видеосигнала.

На чертеже представлена структурная электри еская схема предложенного устройства. . Устройство для сжатия спектра видеосигнала содержит на передающей части 1 последовательно включенные делитель 2, блок 3 исключения нулевых видеосигналов, кодер 4 и сумматор 5, формиронатель 6 полярности видеосигнала, а на ее приемной част и 7 — дискриминатор 8 полярности видеосигнала, декодер 9, блок 10 введения нулей видеосигнала, а также передающей L BcT H 1 ный делитель 11, формирователь 12 сигнала оазделительных бит, формирователь 13 бит блоков видеосигнала и формирователь 14 сигнала адреса а на приемной части 7 — дешифратор 15 сигнала разделительных бит, дешифратор 16 сигнала адреса и распределит ел ь 17 .

Устройство работает следующим образомм.

Последовательность бит блоков генерируется формирователем 13, последовательность бит полярностей формиронателем 6, кодовые слова генерируются кодером 4, последовательность бит адреса — формирон ателем

14, последовательность бит разделения — формироват елем 12 .

Смешивание всех последовательностей производится в сумматоре 5, выход которого является выходом передающей части 1.

В приемной части 7 после обнаружения дешифратором 15 групп раздельных бит сигнал с его выхода производит в распределителе 17 переключение, обеспечивающее разделение групп бит блоков и последовательности кодовых слов и серий. Дискриминатор 8 в начале декодирования генерирует сигнал, устанавливающий декодер 9 н положение, соответствующее полярности перной посылки.

5 !

О

Формула изобретения

Устройство для сжатия спектра видеосигнала, содержащее на передающей части — последовательно соединенные делитель, блок исключения нулевых видеосигналов и кодер, выход которого подключен . к первому входу сумматора, второй вход которого соединен с выходом формирователя по-лярности видеосигнала, один вход которого подключен к второму выходу делителя-, а второй — к входной шине, н а при емн ой ч аст и — ди скримин атор полярности видеосигнала, один выход которого подключен к первому входу декодера, второй вход которого соединен " выходом блока внедения нулей видеосигнала, о т л и ч а ю щ е е " я тем, что, с целью повышения помехоустойчивости, в передающую часть нведены дополнительный делитель, формиронатель сигнала разделительных бит, вход которого соединен с выходом делителя, формирователь бит блоков видеосигнала и формирователь сигнала адреса, первый вход которого соединен с вторым выходом кодера, второй вход соэдинен с первым входом формирователя бит блоков видеосигнала и с первым выходом дополнительного делителя, а третий нход формирователя сигнала адреса соединен с вторым входом формирователя бит блоков видеосигнала и входной шиной, к которой подключен вход дополнительного делителя, второй выход которого подключен к входу

60 основного делителя, причем выходы формирователя сигнала адреса, формирователя бит блоков видеосигнала и формирователя сигнала разделительных бит подключены к дополнительным

55 входам сумматора, а в приемной час25

При декодировании кодовые слова длин серий через дешифратор 16 посту пают на первый вход декодера 9. При этом, если дешифратор 16 обнаружил факт изменения значения бита адреса, го его управляющему выходу на блок

10 выдается сигнал, запрашивающий из распределителя 17 биты блоков до тех пор, пока не появится бит со значением, равным единице. До этого процесс декодирования заторможен сигналом на выходе блока 10. Благодаря этому устройство определяет позицию <-ледующего непустого блока.

После появления символа единица на выходе блока 10 начинается декодирование кодового <лова, в котором произошло изменение значения бита адреса.

Таким образом предло кенное устройство обеспечивает получение положительного эффекта — повышение помехоустойчивости передачи.

678709

Составитель Е. Любимова

Редактор Л. Гельфман ТехредЛ.Алферова Корректор И. Муска

Заказ 4588/51 Тираж 775, Подпи сн ое

ЦНИИПИ Государственного комитета СССР по делам изобретениЯ и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 ти введен дешифратор сигнала разделительных бит, первый выход которого соединен с входом дискриминатора полярности видеосигнала, дешифратор сигнала адреса и распределитель, один вход которого соединен с вторым выходом дешифратора сигнала разделительных бит, второй вход — с выходом дискриминатора полярности видеосигнала, а выходы которого подключены к входам блока введения нулей видеосигнала и дешифратора сигнала адреса, один выход которого подключен к третьему входу декодера, а второй — соединен с вторым входом блока введения нулей видеосигнала.

Источники информации, принятые во внимание при экспертизе

1. Патент CUA 9 3783187 кл. 176-6, 1973.