Цифровое фазосдвигающее устройство

 

ОПИСАНИЕ

ИЗОВРЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 070477 (21) 2472400/18-21 с присоединением заявки Но

Союз Советских

Соцналистнческни

Республик

«и 679893 (51)М. Кл.

G 01 R 25/04

Государственный комитет

СССР

Il0 делам изобретений и открытий (23) ПриоритетОпубликоваио1 0а79. Бюллетень МЗО

Дата опубликования описания 15i0879 (53) УДК 621. 317. .771(088.8) (72) Автор изобретения

Б.В.Чистяков (71) заявитель (54) ЦИФРОВОЕ ФАЗОСДВИГАЮЩЕЕ УСТРОИСТВО

Устройство предназначено для ис.пользования в импульсной и, измерительной технике,а также в системах автоматики и вычислительной техники.

Известно устройство, содержащее последовательно соединенные амплитудный;селектор временной селектор, схему импульсной автоматической подстройки частоты, формирователь сигнала синхронизации, формирователь-распределитель вспомогательных импульсов, кадровый селектор, схемы совпадения, триггеры, блокинг-генераторы, сумматоры, формирователь амплитудного сигнала синхронизадии (1). Известное устройство характеризуетсл недостаточной точностью.

С К изобретению наиболее близким по технической сущности является устройство, содержащее первую и вторую группы элементов задержки, первый триггерный регистр, входы установки в 1 которого подключены к выходам первой группы элементов И передачи сигналов, группу элементов И блокировки, первый, второй и третий элементы ИЛИ, первый, второй н тре тий триггеры,, первый н второй элементы И р источник управляющих сигналов. В этом устройстве фазовый сдвиг сигналов осуществляетсь путем плавной задержки опорных сигналов до момента совпадения с управ« ляющими сигналами с последующим блокированием элементов задержки (21.

Недостатками такого устройства являются низкое быстродействие и точность. Низкое быстродействие обусловлено тем, что до момента cosnaдения опорных сигналов с управляющими сигналами требуется в среднем весьма значительное время, определяемое1 несколькими периодами опорной частоты. Низкая точность обусловлена в основном пограаностью в динамике, так как значительное изменение во времени частоты следования управляющих сигналов приводит к значительной динамической погрешности.

Целью изобретения является повышение быстродействия и точности устройства. Это достигается тем, что в цифровое фазосдвигающее устройство, содержащее первую и вторую группы элементов задержки, первый триггерный регистр, входы установки в 1 которого подключены к выходам первой группы элементов И передачи сигналов, rpynrry элементов И блокировки, выходы которых подсоединены к входам

679893 первой группы элементов задержки за исключением первого из них, первый, второй и третий триггеры, первый и второй элементы И, первый и третий элементы ИЛИ, причем вход установки в 1 первого триггера соединен с входным зажимом устройства и с ,первыми входами первого,и второго элементов И, вход установки в 0 с входами первых элементов групп элементов И блокировки и передачи сигналов и.первой группы элементов задержки, а инверсный выход - с объединенными входами группы элементов и блокировки, входы установки в. 1 второго и третьего триггеров объединены и подключены к управляющему входу устройства и к первому входу первого элемента ИЛИ, инверсный выход второго триггера соединен с вторым входом второго элемента И, инверсный выход третьего триЬгера -. с объединенными входами элементов группы элементов И передачи сигналов, а вход установки в 0 — с объединенными входами установки в 0 первого триггерного регистра и с входным зажимом устройства, выходы первой группы элементов задержки подключены к первым входам элементов групп элементов И передачи сигналов и блокировки за исключением первого, первый вход второй группы элементов задержки подсоединен к выходу первого элемента И, второй вход .которого связан с выходом второго элемента ИЛИ, введены второй триггерный регистр, вторая группа элементов И передачи сигналов, группа элементов И выделения прямого кода, группа элементов И выделения инверсного кода и элемент задержки.

Причем управляющий вход устройства подсоединен к входам установки в 0 второго триггерного регистра н через элемент задержки к первым входам второй группы элементов И передачи сигналов, вторые входы которых связаны с соответствующими выходами первого триггерного регистра, выходы второй группь1 элементов

И передачи сигналов подключены к входам установки в 1 второго триггерного регистра, прямые выходы которого подсоединены к входам второго элемента ИЛИ и к первым входам группы элементов И выделения прямоrd êîäà, а инверсные — к первым входам группы элементов И .выделения инверсного кода, выходы группы элементов И выделения инверсного кода подключены соответственно к второму и последующим входам первого элемента ИЛИ, выход которого связан с выходным зажимом устройства, выходы группы элементов И выделения прямого кода подсоединены к второму и последующим входам второй группы элементов задержки, вторые входы

1лена на чертеже.

15 В состав устройства входят группы элементов задержки l, 2, триг20

65 элементов И в группе элементов И выделения прямого кода и элементов

И в группе элементов И выделения инверсного кода подключены к соответствующим выходам втерой группы элементов задержки за исключением последнего, подсоединенного к первому входу третьего элемента ИЛИ, второй вход которого связан с выходом последнего элемента И в группе элементов И выделения инверсного кода, а выход подключен к входу первого элемента ИЛИ.

Функциональная схема цифрового (фаэосдвигающего устройства представгерные регистры 3, 4, триггеры 5, б, 7, группа элементов И блокировки

8, группы элементов И передачи сигналов 9; 10, группа элементов И выделения прямого кода ll, группа элементов И выделения инверсного, кода 12, элементы И 13, 14, элементы

ИЛИ 15-17, элемент задержки 18

Устройство работает следующим образом.

В исходном состоянии триггеры и триггерные регистры обнулены. При подаче входного сигнала на входной зажим 19 триггер 5 переводится в сос; тояние 1, триггер 7 и триггеры регистра 3 подтверждаются в нулевом состоянии, на выходной зажим 20 через открытый элемент И 14 и элемент ИЛИ 15 проходит сигнал. Через время, определяемое первым элементом задержки в группе элементов задержки 1, на ее первом выходе появляется сигнал, который переводит триггер 5 в нулевое состояние. При этом элементы группы элементов И блокировки 8 отпираются, сигнал с выхода первого элемента задержки в группе 1 проходит через открытый первый элемент И в группе элементов

9 на вход первого триггера в группе

3, переводя его в состояние 1 ™, и на вход следующего элемента задержки в группе 1. Далее осуществляется последовательная задержка сигнала в группе 1 и выработка на последующих выходах этой группы сигналов, под действием которых триггеры регистра 3 последовательно по мере продвижения выходного сигнала через цепочку элементов задержки переводятся в состояние 1 .

Таким образом, в каждый данный момент информация, записанная э триггерном регистре 3, характеризует временное положение задержанного входного сигнала регистра 3. Обычно суммарное время задержки в первой группе элементов задержки выбирается не меньшим минимального периода входного сигнала. ПоэтоМУ в общем случае при поступлении следующего

679893 входного сигнала может иметь место распространение через элементы задержки группы 1 предыдущего входного сигнала. Но с появлением каждого нового входного сигнала в соответствии с принципом действия предложенного устройства схема должна при- 5 водиться в исходное состояние. Для этой цели служат триггер 5 и группа элементов И блокировки 8.

C подачей следующего входного сигнала триггер 5 переводится в состо- 10 янке 1, в результате чего элементы И в группе 8 запираются и распространение сигнала через цепочку элементов задержки в группе 1 блокируется. Одновременно триггеры регистра 3 устанавливаются в нулевое состояние, так как входной сигнал поступает на их входы установки в 0 .

Поскольку необходимо обеспечить задержку входного сигнала в группе 2П

1 элементов задержки каждый раз с момента его подачи, то очевидно должно осуществляться и деблокирование цепей подачи задерживаемого входного сигнала. Это осуществляется пу тем перевода триггера 5 в состояние ! 0 под действием сигнала с выхода первого элемента задержки в группе !

l. До поступления на вход 21 сигнала, .Управляющего сдвигом фазы входной импульсной последовательности, описанный випе процесс повторяется. С поступлением каждого последующего входного сигнала происходит блокиро. вание цепей передачи предшествукщего сигнала в группе элемейтов задержки 1 с последующим деблокированием их, установка в исходное нулевое состояние триггеров регистра 3, а также выдача сигнала на выход устройства. Причем на выходе устройства 40 последовательность импульсов повторяет входную последовательность.

При подаче первого управляющего сдвигом фазы сигнала на вход 21 он проходит на выход устРойства чеРез 45 элемент ИЛИ 15, триггеры регистра 4 подтверждаются в нулевом состоянии, а триггеры 6 и 7 переводятся в состояние 1 . При этом элемент И 14 запирается для прохождения входных сигналов на выход устройства, элементы И в группе элементов 9 запираются для сигналов с выходов группы эле<ментов задержки 1, в триггером регистре 3 фиксируется информация, характеризующая время задержки входного сигнала в момент подачи управляющего сигнала. После подачи управля ющего сигнала через время задержки,определяемое элементом задержки 18, информация, зафиксированная в регистре 3, переписывается через группу элементов И 10 в триггерный регистр

4, где запоминается.

При записи значащей информации в триггреный регистр 4 на выходе 65,элемента ИЛИ 16 воспроизводится высокий уровень сигнала, в результате чего элемент И 13 отпирается для входных сигналов. С поступлением следующего входного сигнала он проходит через открытый элемент И 13 на первый вход группы элементов задержки 2 и далее на выход первого элемента задержки в этой группе.

Задержанный сигнал с первого выхода группы элементов 2 подается на входы первых элементов И в группах 11 и

12. В случае наличия единицы во втором триггере регистра 4 сигнал проходит на вход второго элемента задержки в группе 2. В случае нулевого остояния второго триггера сигнал проходит через второй элемент И в группе 12 на вход элемента ИЛИ 15 и далее на выход устройства.При этоМ сигналы с последнего выхода группы 2 и с выхода последнего элемента И в группе 12 через элемент ИЛИ 17 и далее через элемент ИЛИ 15 проходнт; на выход устройства. В общем случае входной сигнал проходит через элементы задержки группы 2, связанные по входу через элементы И группы 11 с триггерами регистра 4, которые находятся в единичном состоянии. Как показано выае, характер информации на триггерах регистра 4 заключается в том, что определенное количество триггеров, начиная слева, находится в состоянии 1, а остальные — в нулевом состоянии. Причем количество триггеров, находящихся в состоянии 1, характеризует необходимую величину задержки входного сигнала.

Наличие каждого триггера регистра 4 в состоянии 1 говорит о необхо-.димости задержки сигнала на величину, определяемую одним элементом задержки в группе 2. Величины задержки, обеспечиваемые каждым. элементом задержки в группах 1 и 2, одинаковы.

Таким образом, ло достижении в процессе задержки в группе 2 входным сигналом элементов И в группах 11 и 12, связанных с триггером регистра.

4, находящимся в состоянии 0, дальнейшее его продвижение в группе

2 прекращается и он проходит на выход. На выходе устройства появляется сдвинутая по фазе последовательность импульсов, поскольку с подачей каждого последующего входного сигнала описанный процесс повторяется и осуществляется задержка входного сигнала на величину, определяемую информацией, записанной в регистре 4, которая сохраняется в нем до поступления следующего сигнала на вход 21.

Функционирование части схемы,включающей э себя группу элементов l,г;уппу элементов 9,триггерный регистр 3, осуществляется аналогично описанному выше до момента поступления первого

679893 управляющего сигнала.С подачей второго улравлмощего сигнала информация в регистре 4 .стирается. и в него записывается зафиксированная в регистре 3 в момент подачи управляющего сигнала информация. Далев процесс ! повторяется аналогично описанному 5 выше.

Таким образом, информация, фиксируемая в триггерном регистре 3 характеризует собой количество элементов задержки в группе 1, которое 0 прошел входной сигнал в процессе продвижения через них от момента его подачи до момента поступления управляющего сигнала, т.е. временной сдвиг между ними. Далее эта йцфор- 15 мация передается в регистр 4, где запоминается, а входной сигнал за-. держивается в группе 2 на время, определяемое количеством элементов задержки, которое содержится в информации, записанной в регистре 3.

Поскольку время задержки, определяемое. каждым элементом задержки в группах 1 и 2, одинаково, то и время задержки входного сигнала s rpyn 25 пе 2 равно временному сдвигу между ,входным и управляющим сигналами. !

Следовательно, в данном случае на выходе устройства имеется последовательность импульсов с изменяемой фазой, которая регулируется с помощью управляющих сигналов, подана- . еьых на один из входов устройства.

Предлагаемое устройство по сравнению с известными характеризуется более высокими быстродействием и точностью. Это обусловлено тем, что: в нем на выработку выходной последова-тельности с измененной фазой не требуется никаких затрат времени, поскольку (управляющий сигнал проходит сразу же 40 на выход устройстйа;, обозначая собой новую последовательность импуль сов, а все последующие импульсы вырабатываются путем сдвига входных импульсов, обеспечиваемого устройст- 45 вом, на величину сдвига между входным и управляющим импульсами. Преимущества данного устройства проявляются в основном в случае изменения Фазы высокочастотных, импульсных 50 последовательностей, когда счетноимлульсные методы не приемлеьиа. Точность устройства существенно повышается эа счет уменьшения. динамической "составляющей, так как врямя обработки сведено к нулю.

В известных устройствах требуется определенное время для изменения фазы с момента подачи управляющего сигнала, определяемое несколькими тактами.

Использование новых элементов и связей выгодно отличает предлагаемое устройство от известных, так как в нем практически сведено к нулю время, необходимое для сдвига фазы 65 высокочастотной импульсной последовательности, а также существенно уменьшена динамическая составляющая погрешности. Укаэанные факторы существенно увеличивают сферу применения устройства в импульсной и измерительной технике, автоматике и вычислительной технике.

Формула изобретения

Цифровое Фазосдвигающее устройство, содержащее первую и вторую группы элементов задержки, первый триггерный регистр, входы установки в 1 которого подключены к выходам первой группы элементов И передачи сигналов, группу элементов

И блокировки, выходы которых прдсоединены к входам первой группы элементов задеряаи за исключением первого из них, первый, второй и третий триггеры, первый и второй элементы И, первый, второй и третий элементы ИЛИ, причем вход установки в 1 первого триггера соединен с. входным зажимом устройства и с первыми входами первого и второго элементов И, вход установки в 0 с входами первых элементов групп элементов И блокировки и передачи сигналов и первой группы элементов задержки, а инверсный выход — с объединенными входами группы элементов

И блокировки, входы установки в 1 второго и третьего триггеров объединены и подключены к управляющему входу устройства и к первому входу первого элемента ИЛИ, инверсный выход второго триггера соединен с вторым входом второго элемента И, инверсный выход третьего триггера с объединенными входами элементов группы элементов И передачи сигналов, а вход установки в 0 - с объединенными входами установки s 0 первого триггерного регистра и с входным зажимом устройства, выходы первой группы элементов задержки подключены к первым входам элементов групп элементов И передачи сигналов и блокировки эа исключением первого, первый вход второй группы элементов задержки подсоединен н выходу первого элемента И, второй вход которого связан с выходом второго элемента

ИЛИ, о т л и ч а ю щ е е с я тем,, что, с целью повышения быстродействия и точности устройства, в него введены второй триггерный регистр,: вторая группа элементов И передачи сигналов, группа элементов И выделения прямого кода, группа элементов

И выделения инверсного кода и элемент задержки, причем управляющий вход устройства подсоединен к входам установки в О второго триггарного регистра и через элемент задержки к первым входам второй груйпы элементов И передачи сигналов, 10

679893.ЦЯИИПИ Заказ 4782/40 Тираж 1090 Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная,4 вторые входы которых связаны с соответствующими выходами первого триггерного регистра, выходы второй группы элементов И передачи сигналов подключены к входам установки в 1 второго триггерного регистра, прювюе выходы которого подсоединены к входам второго элемента ИЛИ и к первым входам группы элементов И выделения прямого кода, а инверсные - к первым входам группы элементов И выделения инверсного кода, выходы группы элементов И выделения инверсного кода подключены соответственно, к второму и последующим входам пер- I вого элемента ИЛИ, выход которого связан с выходным зажимом устройства, выходы группы элементов И выделения прямого кода подсоединены к второму и последующим входам второй группы элементов задержки, вторые входы.элементов И B группе элементов И выделения прямого кода и элементов

И в группе элементов И выделения инверсного кода подключены к соответствующим выходам второй группы элементов задержки за исключением

5 последнего, который подсоединен, к первому входу третьего элемента

ИЛИ, второй вход которого связан с выходом последнего элемента И в группе элементов И выделения ин-!

О версного кода, а выход третьего элемента ИЛИ подключен к входу первого элемента ИЛИ.

Источники информации, принятые 5 во внимание при экспертизе

1. Авторское свидетельство СССР

9 427488, кл. Н 04 N 5/06, 1974 °

2. Патент США Р 3725793, «л. 328-63, 1973.