Вычитающее у тройство с контролем

 

к нф1 е ., ФНк е.

Союз Советских

Соцкапксткческкх

Республик

< i 690481

ИЗОБЬЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I) Дополнительное к авт. свнд-ву— (22) Заявлено 15.04.77 (21) 2476720/18-24 с присоединением заявки №вЂ” (23) Приоритет— (5I) М, Кл .

G06 F! 1 00

Государстееннай квмнтвт

СССР

l10 делам нзобрвтвннй

Il OTKPblTNN (53) УДК 681.325 (088.8) Опубликовано 05.10.79. Бюллетень № 37

Дата опубликования описания 15.10.79 (72) Авторы изобретения

А. В. Аникеев, В. И. Корнейчук, В. П. Тарасенко

H Я. И. Торошенко

Киевский ордена Ленина попитехническии институт им. 50-летия Великой Октябрьской социалистической революции (71) Заявитель (54) ВЫЧИТА)О1ЦЕЕ УСТРОЙСТВО С КОНТРОЛЕМ

Известно вычитаюшее устройство, содержащее в каждом i-ом разряде два полусумматора-вычитателя и элемент ИЛИ, выход переноса каждого i-го разряда которого соединен со входом переноса (i + 1)-го разряда, причем каждый i-й разряд содержит два полусумматора-вычитателя, и входы первого полусумматора-вычитателя соединены с шинами уменьшаемого и вычитаемого, выход разности первого полусумматоравычнтателя соединен со входом уменьшаемого второго полусумматора вычитателя, вход вычитаемого которого соединен с выходом переноса элемента ИЛИ (i — 1)-го разряда вычитаюшего устройства, выход переноса второго полусумматора-вычитателя подключен к первому входу элеметгга ИЛИ, ко второму входу которого подключен выход переноса первого полусумматора-вычитателя (11.

Недостатком известного вычит аюшего устройства является невозможность обнаружения многократных ошибок и большие аппаратурные затраты.

Наиболее близким по технической суш ности,к предлагаемому изобретению являет.

2 ся контролируемый п-разрядный сумматор, содержашнй многовходовый элемент ИЛИ, а в каждом i-м разряде — два полусумматора-вычитателя, элемент ИЛИ, три инвертора, элемент И, семивходовый пороговый элемент с весами входов, равными 1 и порогом срабатывания, равным 5, восьмивходовый пороговый элемент с- весами входов, равными 1 н порогом срабатывания, равным

4, причем выход переноса каждого I-го разряда устройства соединен со входом переноса (i + I)-го разряда, входы первого полу-, сумматора-вычнтателя каждого i-ro разряда соединены с шинами уменьшаемого и вычитаемого, выход равности первого полусумматора-вычитателя соединен со входом уменьшаемого второго полусумматора-вычитателя, вход вычитаемого которого соединен с выходом переноса, выход разности второго полусумматора-вычйтателя является выходом разности i-го разряда вычитаюшего устройства, выход переноса .второго полусумматора-вычитателя соединен с вторым входом элемента ИЛИ, первый вход которого соединен с выходом переноса первого полусумматора-вычитателя, выход элемента (..!) ) 1 Я 1

ИЛИ является выходом,.:.:еноса i--o разряда вычитающего устройства, входы семивходовогo порогового элемента соединень,: соответственно: первый вход подключен K шине обратного кода уменьшаемого, второй вход подключен к входу вычитаемого первого полусумматора-вычктателя, третий вход подключен к выходу переноса пе)свого полусумматора-вычитателя, четвертый вхсд подключен ко входу разности второго полусум матора-вычитателя, пятый вход через инвер тор соединен с выходом разности первоп полусумматора-вычитателя, шестой вход через инвертор соединен с выходом переноса второго полусумматора-вычитате .я, седьмой вход соединен с шиной обратно...:.од<. переноса, выход, семивходового г"-:: ::",ого элемента соединен с одним из ..:...;,ов многовходового элемента ИЛИ, с другим еходом которого соеди не H выход вось мивхсдового порогового элемента, а его входы соединены соответственно: первый вход соединен с шиной обратного кода вычитаемого, второй вход соединен с входом уменьшаемого перво-! J O J1 l C ) M %1 3 T 0P 3 - B bled > t T 3 T P,!3 5i, T Pe T H H соединен с шиной обратного кода переноса, четвертый вход соединен с выходом переноса первого полусумматора-вычитателя, пятый вход соединен с выходом переноса второго полусумматора-вычит ателя, шестой вход соед сиен с шиной обратного кода разности, седьмой вход соединен с выходом перенос"", элемента ИЛИ (2) .

Недостатками известного вычита1ощего устройства является невозможность обнаружения многократных ошибок, когда четность ошибочного результата совпадает с четкостью истинного результата.

Цель изобретения -- повышение достоверности контроля и обнаружения многократных ошибок B работе вычитающего устройства.

Поставленная цель достигается тем, что носbMoH BxogI, восьмивхбдового ooporcBorо элемента соединен с выходом элемента И, один из входов которого соединен с четвертым входом восьми входового порогового элемента, с выходной шиной переноса первого полусумматора-вычитателя, второй вход элемента И через инвертор соединен с шиной выхода разности второго полусумм атора-вычитател B.

На чертеже дана структурная схема устройства.

В ыч итающее устройство состоит из полусумматоров-вычитателей 1 и 2, элемепта

ИЛ И 3, и иверторов 4 — — 6, восьми входового порогового элемента 7 с весами входов, рав4 ными I, и порогом срабатывания, равным 4 семи в ходового порогового элемента 8 с ве сами входов, равными 1 и порогом срабатывания, равным 5, двухвходового элемента

И 9, 2п-входового элемента ИЛИ 10.

Входы полусумматора-вычитателя I соединены с шинами соответствующих разрядов уменынаемого а и вычитаемого Ь|, выход разности Р полусумматора-вычитателя 1 соединен со входом уменьшаемого полусумматора-вычитателя 2, вход переноса которого соединен с выходом переноса 0„4 элемента ИЛИ 3 (i — 1)-го разряда вычи,тающего устройства. Выход переноса 0 полусумматора-вычитателя 2 соединен с первым входом элемента ИЛИ 3, ко второму

I входу которого подключен перенос Di полусумматора-вычитателя 1. Выход разности полусумматора-вычитать ия 2R; к выхоц элемента ИЛИ 301 явля1отся выходами соответственно разности к перекoca . -го разряда

29 вычитающего устройства. Входы порогового элемента 7 подключены ко входу прямого кода уменыцаемого а1, к шинам входов обратных кодов вычитаемого b) и переноса DI < (i — — I)-го разряда, к выходам переносов 0, полусумматора-вычитателя 2, и D; полу25 сумматора-вычитателя I к шине выхода обратного кода разности Р полусумматоравычитателя 2, к выходу переноса элемента

ИЛИ 301, к выходу двухвходового элемента зв И 9, входы которого подключены через инt вертор 6 к выходу разности RI полусумматора вычитателя 1 и к выходу переноса D полусумматора-вычитателя I . Входы порогового элемента 8 подключены к шине входа обратного кода уменьшаемого а1, к прямым входам вычитаемого b и переноса 0;. (i — 1) -ro разряда, через инверторы 4, 5 к выходам соответственно переноса 0," полусумматора-вычитателя 1, переноса DI полусумматора-вычитателя 2, к выходу обратного кода переноса 01 i-го разряда, и выходу

4в разности полусумматора-вычитател я 2К, выходы пороговых элементов всех разрядов подключены ко входам 2п-входового элемента ИЛИ !О, выход которого являет. "-; контрольным выходом вычитающего устройства.

Устройство работает следующим образом.

Входы пороговых элементов 7 и 8 подключены таким образом, что при появлении ошибки на любой из шин RI, DI; 0;, RI,Э; сумма входных сигналов одного из ггороговых элементов становится равной, либо превышает его порог срабатывания и на выходе этого порогового элемента появляется сигнал ошибки.

090.18 !

//5!

Элемент ИЛИЮ ь ь

<+a нЕ ъ

С ь з< Ю л

Нхоо U

8 (00((«

5 8(lOO(I((000 Ос 7

7 О//00//О

7 0 //О///О

0 /(/0((l

4 Рс Г

8с

01/10010

f0!f /О/

О/О//011

O l l OIOI0

7 О /00 I (10

8 !а///(f г в

go/ 4 7

8 101 f 0((б 4А

8 10/l/О/

О!О/О//(/тj 7 б Рс

7 Og/!О//0

00 /О ((/

010 8(8

8 //00!// аа/!/а!О

l /01///

8а8с 8

7 go //((/О (l01I0!

)Рс 7

8 (//Ît/д

gÎÎl(0ll б Dq

8 !//О(0/

ggg/i (! а

4 .Р

1 (l((lOr г, О, 8

f(.gg/I! «/О //

//! äO/00

///00 /00

f I (l00 (0

7 (1(0/О/д

7 f f(00010

f00

7 1(/а ///О

I I ((О /!I

А

Р, 7

Я 7

8 00/////

f/00 /О/О

«О!О/!О

7 //00 О/!0

7 (!0 f 0/I Î (01 б ffi gi

7 1/00 /0(0

8Щ 7

//О //О /(8i 8 б

О;

8 Ol 0 I /!/

010 //fl

7 /О/00! /0

7;vice,co

/О/ /О //1

4 8 0

RQ 7 т юяяю

lO(1OO(0 б

5 А

Рc 8

Þic 7

8ic . i (Ода///а

8 O/! ///

О////О/

/001/0(/

8 д///д//

4 8Я 8

g ////0 I

/ОО/О//0

В таблице указаны возможные ошибки в работе вычитающего устройства при появлении неисправности на одном из выходов

i-го разряда вычитающего устройства. В графе «неисправность» указывается вывод, на котором в результате неисправности появился ложный сигнал («0» вместо «l » или

«l» вместо «О»). В графе «ПЭ» (пороговый элемент} указан номер срабатывающего порогового элемента. В графе «Вход ПЭ» указаны сигналы Pi — Ps!, поступающие на входы соответствующих пороговых элементов. Для порогового элемента 7 выход Pi является входом прямого кода уменьшаемого à, Ра и Р® — шины выходов обратных кодов вычитаемого bg и переноса Р1-1 (i — 1)rq разряда. р и ру — выходы переносов

D; полусумматора-вычитателя l, 0, лолусумматора-вычитателя 2, pe — шина выхода обратного кода разности К i-го разряда вычитающего устройства, p> — выход переноса D), ра — выход двухвходового элемента И, входы которого подключены к шине выхода обратного кода разности К; i-го разряда вычитающего устройства и к выходу переноса D полусумматора-вычитателя

Д s» пОрогового элемента 8 вход p является шиной обратного кода уменьшаемого а;, р» и р, — входы соответственно вычитаемого

Ь; и переноса ti — 1)-го разряда Di, р — выход разности К i-го разряда вычитающего устройства р-,, р — соответственно

t инверсные выходы пе)эеносов D J, полусумматора-вычитателя 1. Б» полусумматора-вычнтателя 2, р-, — - шины выхода обратного кода перенос"- D! i-го разряда вычитающего устройства. В графе Z р; указана сумма входных сигналов с учетом весов входов срабатынаюц1их пороговых элементов.

Для примера рассмотрим работу вычитающего устройства на входном наборе а

== 1, Ь; = 0, Di = О. При отсутствии неисправности на пороговый элемент 8 поступает код 0001111, поразрядная сумма которого с учетом весов п,)pot оного элемента равна 4 и меньше порога срабатывания порогового элемента 8, равного 4, на пороговый элемент

7 поступает код 11100000, поразрядная сумма которого с учетом весов входов порогового элемента 7 меньше, чем его порог срабатывания, равный 5. На выходах порого вых элементов будут нулевые сигналы. Прн появлении ошибок. например на выходе Й, на входах порогового элемента 7 будет код !

1!00!00 и Hа выходе порогового элемента.7 появится сигнал ошибки. Схема построена

6О048! так, что если Ошибку ff(Об I>if>b Nи B()cт fl()poг()Bhfff зле лент 7, то сс обнаружит поро овый элемент 8. Из таблицы видно, что В редла га(мом устройстве об наруж ива ютс 1 все

Одиноч(гые огпибки, BBIBBafIIII Ie неисправносTHMH и любом количестве разрядов, двойные

Ошибки, вызванные неисправностями 3 любом количестве разрядов, я также двойные ошибки, вызванные неисправностью в одном из пол усумматоров-вычптателей разряда вычитающего устройства. Число логических уровней, через которые проходит сигнал от

Входа к выходу в схеме контроля предлагаемого вычитающего устройства, равно трем (инвертор — пороговый злеме.fr — схема

ИЛИ).

Н редл а гаемое в ычитающее устро йство служит для обнаружения мног:.:!(ратных ошибок.

Форлгула изобретег-гггя

Бг гчитак>ц(ее устройство с контролем, содержащее многовходовый элемент ИЛИ, а В каждом i-м разряде двя полусумматораВычитятеля, элемент ИЛИ, три инвертора. элемент И, семивходовый пороговый элемент с весями входов, равными — 1 и порогом срабатывания --5, восьмивходовый пороговый элемент с весами входов, равными 1

H порогом срабатывания — 4, и многовходозый элемент И,(1И, причем вход переноса каждого i-го разряда устройства соединен

co BxoJloM переноса (i + 1)-го разряда, входы первого полусумматора-вычитателя каждого i-го разряда соединены с шинами уменьшаемого и вычитаемого, выход разности первого н-вычитателя соединен со Входом уменьшаемого второго полусумматора-вычитателя, вход Вычитаемого которого соединен с выходом переноса, вьгход разности второго полусумматора-вычитателя HBляется выходом разности i-Io разряда вычитагогцего устройства, выход переноса второго полусумматора-вычитятеля соединен с Вторым вхолом зле(мента ИЛИ, первый

Вход которого соединен с выходом переноса первого полусумматоря-вычитателя, выход элемента ИЛИ является вьгходом переноса

i-го разряда Вычитяюгцего устройства, Входьг семивходов(>го порогового элемента соединены соответственно: первый Вход подклк>чен к шине обратного кода уменьшаемого, ВТОРОИ f3XOjf ПОДК.Л)ОЧ(ги K BXOI1$ ВЫЧИТВЕМОГО первого пол усум матора -выч и гателя, третий

5 вход подклгочен к выходу переноса первого полусумматора-вычитателя и ко входу второго полусумматора-вычитателя, четвертый вход подключен ко входу разности второго полусумматора-вычитателя, пятый вход через инвертор соединен с выходом разности первого полусумматора, шестой Вход через инвертор соединен с выходом переноса второго полусумматора-вычитателя, седьмой вход соединен с шиной обратного кода переноса, выход семивходового порогового элемента соединен с одним из входов многовходового элемента ИЛИ, с другим входом которого соединен выход восьмивходового порогового элемента, я его входы соединены соответственно: первый вход соединен с ши-ной обратного кода Вычитаемого, второй вход соединен с входом уменьшаемого первого полусумматора-вычитателя, третий

Вход соединен с шиной обратного кода переноса, четвертый вход соединен с выходом переноса первого полусумматора-вычитателя, пятый вход соединен с выходом переноса второго полусумматора-вычитателя, шестой вход соединен с шиной обратного кода разности, седьмой вход соединен с выходом переноса элемента ИЛИ, отличагои ееся тем, что, с целью повышения достоверности контроля и обнаружения многократных ошибок, BOCbMOH Вход восьми()ХОДОВОГО пОрОГОВОГО элемента соединен с выходом элемента И, один из вхо,.ов которого соединен с четвертым входом восьмивходового порогового элемента, с выходной шиной переноса первого полусумматора-вычитателя, второй вход элемента И через инвертор соединен с шиной выхода разности второго полусумматора-вычитателя.

40 Источники информации, принятые во внимание при экспертизе

1. Карцев М. А. Арифметика цифровых машин. М., «Наука», 1969.

2. Авторское свидетельство СССР № 500527, кл, С> 06 Г 11/00, 1976.

69048! льный

Составитель M. %мкова редактор В. в»елкдмви Текред О. Луговвв Корректор A Гримеико

Заказ 5М7 46 Тараи 780 Подвоеsa

ЦН И И П И Государствеииого комитета СССР ио делам иаобретеияй и открытий

119035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал AllA «Патент», г. Уигород, ул. Проектная, 4