Умножитель частоты

 

Союз Советских

Социалистических

Республик

„„690608

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ;

К АВТОРСКОМУ СВИДВТИЛЬСТВУ (61) Дополнительное к авт. свил-ву— (22) Заявлено 21.10.77 (21) 2535468/18-09 (51) М, Кпе

Н 03 В 19/00 с присоединением заявки №вЂ”

Гесударстеенаьй ееметет

СССР пе делам азаеретеией

II стер@тай (23) Нриоритет—

Опубликовано 05.10.79. Бюллетень №37 (53) УДК 621.374. .44 (088.8) Дата опубликования описания 15.10.79 (72) Автор изобретения

Ю. Н. Цыбин

Ленинградский Ордена Ленина Электротехнический институт им. В. И. Ульянова (Ленина) (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к радиотехнике и может использоваться для умножения частоты, на пример, в системах автоматики и контрольноизмерительной техники, а также для увеличения девиации частоты в следящих системах.

Известен умножитель частоты, содержащий 5 последовательно соединенные первый опорный генератор, первый счетчик, устройство памяти, устройство сравнения кодов и буферное устройство, а также последовательно соединенные второй опорный генератор и второй счетчик, вы- та ход которого соединен с другим входом устройства сравнения кодов (1) .

Однако в известном умножителе частоты недостаточно высок коэффициент умножения, определяемый отношением опорных частот, первая из которых выбирается из условия обеспечения требуемой точности, а вторая зависит от быстродействия элементной базы.

Цель изобретения — увеличение коэффициента умножения. (20

Зля этого в умножнтель частоты, содержащий последовательно соединенные первый опор. ный генератор, первый счетчик, устройство памяти, устройство сравнения кодов и буферное устройство, а также последовательно соединенные второй опорный генератор и второй счет. чик, выход которого уединен с другим входом устройства сравнения кодов, введен триггер, установочный вход которого подключен к выходу устройства памяти, а прямой и инверсный выходы триггера через вновь введенные первый и второй элементы И соединены с установочнйми входами второго счетчика, а вторые входы элементов И и счетный вход триг- гера объединены и подключены к выходу буферного устройства, На чертеже приведена структурная электрическая схема предложенного устройства. умножитель частоты содержит последователь но соединенные первый опорный генератор 1, первый счетчик 2, устройство памяти 3, устройство сравнения кодов 4 и буферное устрой ство 5, а также последовательно соединенные второй опорный гейератор 6 и второй счетчик

7, выход которого соединен с другим входом устройства сравнения кодов 4, а также триггер

8, установочный вход которого подключен к вы

690608 4 его. Далее процесс повторяется. !!а выходе буферного устройства 5 формируются импульсы с частотой вы =- 2 ° n 1,. за счет использования второго опорного генератора 6 с частотой в и раз большей частоты опорного генератора 1 и за счет подачи кода с устройства памяти 3 на вход устройства сравнения кодов

4 со сдвигом на один раэряд относительно кода, поступавшего со второго счетчика 7. При наличии в устройстве памяти 3 нечетного числа в его младшем разряде содержится сигнал единичного уровня, поступающий на установочный вход триггера 8. При этом триггер 8 будет переключаться из одного состояния в противоположное при поступлении на его счетный вход сигнала с выхода буферного устройства

5. Элементы И 9, 10 будут поочередно пропус-, кать импульсы, формируемые устройством сравнения кодов 4, на вход установки в ноль, или на вход установки минус единицы второго счетчика 7 соответственно. Таким образом, суммарная длительность двух соседних интервалов времени между импульсами, вырабатываемыми устройством сравнения кодов 4, будет- соответствовать коду, содержащемуся в устройстве памяти

3. Длительность сдного интервала времени будет отличаться от длительности соседнего — на один такт частоты второго опорного генератора 6 эа счет нечетности кода, содержащегося в устройстве памяти 3. При изменении входной частоты изменяется код, формируемый первым счетчиком 2 и соответственно выходная частота устройства. выходу устройства цамяти 3, а прямой и инверсный вь.ходы триггера 8 через первый н второй элементы И 9 и 10 соединены с установочными входами второго счетчика 7, а вторые входы элементов И 9 и 10 и счетный вход триггера 8 объединены и подключены к выходу буферного устройства 5.

Устройство работает следующим образом.

На вход устройства поступают сигналы в ви- 0 де узких импульсов, при этом обнуляется первый счетчик 2, а также происходит перенос кода, содержащегося в первом счетчике 2 до поступления этого импульса, в устройство памяти 3. Код с устройства памяти 3 поступает на 15 один вход устройства сравнения кодов 4 со сдвигом на один разряд относительно кода, формирующегося во втором счетчике 7 и поступающего на другой вход устройства сравнения кодов 4. 20

Таким образом, на первый вход устройства сравнения кодов 4 поступает код в два раза меньше содержащегося в устройстве памяти 3.

На вход второго счетчика 7 поступают импульсы со второго опорного генератора 6 с частотой в и раз большей частоты первого опорного генератора 1, сигналы с которого поступают на первый счетчик 2. Устройство сравнения кодов 4 вырабатывает импульсный сигнал в момент равенства кодов на его входах. Этот сигнал поступает через буферное устройство 5 на входы элементов И 9, 10 и на счетный вход триггера 8.

Сигнал с младшего разряда устройства памя- З5 ти 3 поступает на установочный вход триггера 8. Если в младшем разряде устройства паI мяти 3 содержится сигнал нулевого уровня— триггер 8 устанавливается в определенное сос40 тояние, и с его прямого выхода поступает запрещающий потенциал на вход элемента И 9.

На вход элемента .4 10 .поступает разрешающий потенциал с инверсного выхода триггера

8. Триггер 8 при этом не переключается при поступлении на его счетный вход импульсов с

45 буферного устройства 5, а элемент И 10 пропускает эти импульсы на вход установки в ноль второго счетчика 7. Таким образом, при наличии в устройстве памяти 3 четного числа и при этом в младшем разряде его — сигнала

50 нулевого уровня, второй счетчик 7 формирует код до значения, равного половине значения кода, содержащегося в устройстве памяти 3.

При равенстве кодов на входах устройства сравнения 4 — на его выходе вырабатывается

55 импульс, который через буферное устройство

5 и через элемент И 10 поступает на вход установки в ноль второго счетчика 7, обнуляя

Таким образом, в предложенном устройстве коэффициент умножения увеличивается в два раза по сравнению с известным устройством эа счет формировання вторым счетчиком 7 кода, в два раза меньшего, чем в известном устрой. стве, и введения триггера 8 и элементов И 9 и 10.

Формула изобретения

Умножитель частоты, содержащий псследова.. тельно соединенные первый опорный генератор, первый счетчик, устройство памяти, устройство сравнения кодов и буферное устройство, а также последовательно соединенные второй опорный генератор и второй счетчик, выход которогЬ соединен с другим входом устройства сравнения кодов, отличающийся тем, что, с целью увеличения коэффициента умножения, введен триггер, установочный вход которого подключен к выходу устройства памяти, а прямой и инверсный выходы триггера через вновь введенные первый и второй элементы И

690608

Составитель Г.Захарченко

Техред С, Мигай Корректор Н. Задерновская

Редактор Л. Гельфман

Заказ 5980/52

Тираж 1060 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 соединены с установочными входами второго счетчика, а вторые входы элементов И и счетный вход триггера объединены и подключены к выходу буферного устройства.

Источники информации, принятые во внима ние при экспертизе

1. Патент США У 3798564, кл. 331 — lA, от 04.04.1974.