Устройство для управления прерыванием программ

 

сN иь .н патентно-техн хническая

6 блиоте ;и,}g

«I

Союз Советских.Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< >696459 (61) Дополнительное к авт. свид-ву (22) Заявлено 15. 1 1.76 (21) 242083 1/ 18 24 (51)M. Кл.

G 06 F 9/18 с присоединением заявки М

Гвсударственнв|9 квинтет

СССР на делам изобретений н PTXpblTHN (23) Приоритет

Опубликовано 05. 11.79. Бюллетень М 41

Дата опубликования описания 08. 11.79 (53) УДК 681.326..4(088. 8) (72) Авторы изобретения

С. В. Назаров и С. B. Самыловский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ

Изобретение относится к области вы числительной техники и может быть использовано в мультипрограммных вычислительных системах.

Известны устройства прерывания программ, содержащие регистры, блок анализа приоритетов, регистр масок и реализующее прерывание программы в вычислительной машине при поступлении запроса с более высоким приоритетом, чем приоритет решаемой задачи (1).

Недостаток известных устройств заключается в ограниченных функциональных возможностях, исключающих их применение в мультипрограммных системах.

Наиболее близким к данному по технической сущности является устройство, содержащее регистр запросов, вход которого является информационным входом устройства, дешифратор приоритета запроса, подключенный выходами к соответствующим входам памяти очередей запросов, управляющий вход которой является первым входом устройства, вторым и третьим входами подключенного соответственно ко входам узла синхронизации и регистра масок, выходы которых соединены с соответствующими

5 управляющими входами элементов И первой группы, подключенными выходом ко входу узла приоритета запросов, и элемент ИЛИ, выходом соединенный с управляющим выходом устройства (2).

Недостаток этого устройства состоит. в его ограниченных функциональных возможностях, вследствие чего оно не может быть использовано.в вычислитель«

15 ных системах, работающих в реальном масштабе времени и решающих одновременно несколько задач.

11елью изобретения является рас« ширение функциональных возможностей устройства за счет учета приоритета решаемых в каждый момент задач и выработки сигналов прерывания только в случае, если приоритет поступившего запроса соответствует задаче с более вы-.

696459 4 соким приоритетом, чем приоритет хотя бы одной решаемой задачи.

Это достигается тем, что в устройство введены вторая группа элементовИ, соединенная первым и вторым входами соответственно с выходом регистра запросов и первым управляющим выходом узла синхронизации, шифратор приори-. тета решаемых задач, дешифратор коррекции и по числу одновременно решаемых задач регистры приоритета запроса, схемы сравнения приоритетов и регистры приоритета раздела, причем второй управляющий выход узла синхронизации и выход элемента ИЛИ соединены с соответствующими управляющими входами шифратора приоритета решаемых задач, выход узла приоритета запросов -нодключеи к первому входу схем сравнения, вторые входы которых через соответствующие регистры приоритета запроса подключены к соответствующим выходам шифратора приоритета решаемых задач, вход которого подключен к выходу узла приоритета запросов, а входы из группы информационных входов соединены с выходами соответствуюших регистров приоритета раздела, первыми входами соединенных с первым входом устройства, а вторыми входами - с выходом дешифратора коррекции, входы которого подключены к выходам соответствующих схем сравнения приоритетов и.соответствующим входам элемента ИЛИ, выходы регистров приоритета раздела являются соответствующими выходами устройства, выходы памяти очередей запросов подключены к соответствующим входам элементов И первой группы.

На чертеже представлена блок-схема устройства. Устройство содержит регистр 1 запросов, группу элементов И 2, дешифратор 3 приоритета запроса, регистры 4 для хранения очереди для каждого приоритета запроса, образующие память 5 очередей запросов, группу элементов И 6, узел 7 синхронизации, узел 8 приоритета запросов, шифратор 9 приоритета решаемых задач, регистры 10 приоритета запроса, схемы 11 сравнения приоритетов, элемент ИЛИ 12, дешифратор 13 адреса прерывания, регистры 14 приоритета раздела, регистр

15 масок, информационный вход 16, второй 17, третий 18 и первый 19 входы устройства, выход 20 и управляюп нй выход 21 устройства.

Устройство работает следующим образом.

По информационному входу 16 в регистр 1 вводится фрагмент поступившего в память системы сообщения, содержащий код номера приоритета данного запроса. По сигналу из узла 7 через группу элементов И 2 этот код подается на дешифратор 3, на одном из выходов которого появляется сигнал . Каждый выход дешифратора 3 соответствует одному и только одному фиксированному номеру приоритета. Выдаваемые дешифратором 3 сигналы записываются в регигтры 4 так, что число, содержащееся врегистре4, в любой момент времени в точности равно количеству необслуженных запросов, т.е. содержимое отдельного регистра 4 хранит очередь запросов заданного приоритета. По сигналу из узла 7 через группу элементов И . на вход узла 8 поступают сигналы от всех незамаскированных кодом регистра

15 регистров 4, находящихся в ненулевом состоянии. Узел 8 выделяет старшую по приоритету очередь и формирует соотвеч ствующий сигнал на вход схем ll сравнения. В регистрах 10 хранятся приоритеты обрабатываемых в текущий момент

30 времени запросов. Число регистров 10 соответствует числу одновременно обслуживаемых запросов (решаемых задач) системы. Каждая схема ll сравнивает номер приоритета поступившего запроса

35 с номером, хранящимся в регистре 10,, и в случае, если номер поступившего запроса оказывается больше номера, хранящегося в регистре 10, формирует на своем выходе сигнал. Появление сигнала на выходе одной схемы 11 свидетельствует о том, что приоритет поступившего запроса выше приоритета одной из обрабатываемых в текущий момент времени задачи, и на выходе элемента

ИЛИ 12 и управляющем выходе 21 уст ройства появляется сигнал прерывания. .С выходов дешифратора 13 в зависимости от набора сигналов, поступивших с выхода схем 11 сравнения, на входы регистров 14, хранящих приоритеты разделов памяти системы, в которых размещены решаемые задачи, поступают соответствующие сигналы.,Набор этих сигналов готовит запись новых приоритетов разделов, учитывающих приоритет поступившего запроса. В частности, обработка поступившего запроса будет осуществляться и разделе, содержащем задачу наиниэ696459 б

55 шего приоритета среди решаемых в текуший момент задач. Однако приоритет новой задачи может быть выше приоритетов других решаемых задач. Поэтому поступление каждой новой задачи требует изменения приоритета на единицу всех разделов, в которых обрабатываются запросы, приоритет которых ниже поступившего. Пусть, например число разрядов каждого регистра 14 равно числу разделов, и номер приоритета задается позиционно, т.е. в каждом регистре имеется не более одного единич:ного разряда, Тогда номер единичного разряда соответствует номеру приорите;та. Если дешифратор 1Ý, в зависимости от числа поступивших на .-ход сигналов, возбуждает одни иэ своих выходов, то номер этого выхода будет характеризовать число младших разрядов, которые должны быть сдвинуты в регистрах 14.

Естественно что при этом изменяется состояние только тех регистров 14, в которых единичный разряд находится в чис ле сдвигаемых.

Поступление каждого нового запроса вызывает выполнение описанного процесса, в результате которого происходит анализ приоритета поступившего запроса.

Зо и подготовка прерывания программы решения задачи, находяшейся в одном из разделов памяти системы. Если приоритет поступившего запроса ниже приоритетов решаемых в данный момент задач, то выходы схем 11 не возбуждаются, и

35 сигнал прерывания не вырабатывается.

Сигнал прерывания управляюшем выходе 21 сигнализирует чолько о необходимости прерывания процесса обработки

40 и инициируе работу программы прерывания системы. По завершении работы этой программы на первый вход 19 ус ройства поступает сигнал, по которому .собственно происходит изменение состояния регистров 14 и изменение на единицу

45 очереди запросов в соответствуюшем регистре 4. После изменения состояния регистров 14 по сигналу узла 7 происходит изменение состояний регистров 10, в результате чего на входы схем 11 по50 даются новые коды, снимавшие сигналы прерывания на управляюшем выходе 21 устройства.

Таким образом, устройство обеспечивает анализ немасированных приоритетов запросов, ожидавших обслуживания, и немедленную передачу на обработку старше по приоритету запросов. При этом устройство учитывает приоритеты всех решаемых в текуший момент задач, что дает возможность его использования в мультипрограммных вычислительных системах.

Формула изобретения

Устройство для управления прерыванием программ, содержаше@ регистр запросов, вход которого является информационным входом устройства, дешифратор приоритета запроса, подключенный выходами к соответствуюшим выходам памяти очередей запросов, управлявший вход которой является первым входом устройства, вторым и третьим входами подключенного соответственно ко входам узла синхронизации и регистра масок, выходы которых соединены с соответствуюшими управляющими входами элементов И первой группы, подключенной выходом ко входу узла приоритета запросов, элемент ИЛИ, выходом соединенный с управляюшим выходом устройства, о т л и ч а ю ш е е с я тем, что,. с целью расширения функциональных возможностей устройства за счет учета приоритетов решаемых системой задач, в устройство введены вторая группа элементов И, соединенных первыми и вторыми входами соответственно с выходом регистра запросов и первым управлявшим выходом узла синхронизации, шифратор приоритета решаемых задач, дешифратор коррекции и по числу одновременно решаемых задач регистры приоритета запроса, схемы сравнения приоритетов и регистры приоритета раздела, причем второй управляюший выход узла синхронизации и выход элемента ИЛИ соединены с соответствуюшими управляюшими входами шифратора приоритета решаемых задач, выход узла приоритета запросов подключен к первому входу схем сравнения, вторые входы которых через соответствуюшие регистры приоритета запроса подключены к соответствующим входам шифратора приоритета решаемых задач, вход которого подключен к выходу узна приоритета запросов, а входы из группы информационных входов соединены с выходами соответствуюших регистров приоритета раздела, первыми входами соединенных с первым входом устройства, а вторыми - с вы696459 ип). ходом дешифратора коррекиии, входы которого подключены к выходам соответствующих схем сравнения приоритетов и соответствуюшим входам элемента ИЛИ, выходы регистров приоритета раздела являются соответствующими выходами устройства, выходы памяти очередей запросов подключены к соответствуюшим входам элементов И первой группы.

Источники информации, принятые во внимание при экспертизе

1. Майоров С. А., Новиков Г. И.

Принципы организации пийповых машин.

Л-д, "Машиностроение", 1974, 0 9.5

2. Авторское свидетельство СССР по заявке М. 2416720/18-24, кл. 506 F 9!18, 1976 (протот

ЦНИИПИ Заказ 6768/49 Тираж 780 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4