Устройство для обнаружения ошибок в системе остаточных классов

 

ОП ИСАНИИ изоваетиния

Союз Советских

Социалистических

Республик 1Ц703820

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву ¹ 51 9714 (22) Заявлено 21.12,76 (2) )2432836/18 24 (51)М. Кл.

5 06 F 11/08 с присоединением заявки М (23) ПриоритетГовударотвеиимй комитет

СССР ио делам изобретеиий и открытий (53) УДК 681. 326..7(088. 8) Опубликовано 15.12.79, Бюллетень %46

Дата опубликования описания 20,i2, 79 (72) Автор изобретения

В. С. Василенко н (7!) Эаявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК

В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ °

Изобретение относится к области вйчислительной техники и предназначено для примененття в цифровых вычислительных машинах, работающих в системе остаточных KJIaccoB.

Известно устройство для обнаружения ошибок в системе остаточных классов по авт. св. ¹ 519714, содержащее два блока памяти, сумматоры, сумматоры IIo мо. дулям Р>, Р„„ и Р,,,преобразоватека ли в дополнительный код, сумматоры по модулям Р>, Р, и Р„первого

К1 к уровня, сумматоры по модулям Р„. и

Р к, ввттоорроогго о ууррооввнняя, блок формирования сигнала ошибки, входы первого блока памяти являются (и-1)-ми входами устройства, выходы первого блока памяти соединены соответственно со входами сумматоров, выход первого сумматора соединен с первым входом сумматора по модулю

Рт1 первого уровня, второй вход которого через первый преобразователь в дополнительный код соединен с ll-ым .входом устройства, а выход- со входом второго

2 блока памяти, выходы второго и третьего сумматоров через второй и третий преобразователи в дополнительный код соответственно соединены с первыми входами сумматоров по модулям P и Р, к4 кв первого уровня, вторые входы которых роответственно соединены с контрольйыми входами устройства, а выходы « «с первыми входами сумматоров по модулям .

Р, и Р, второго уровня соответст

К1 К2 венно, вторые входы которых соединены с выходами второго блока памяти, .а выходы - со входами блока форми рования сигнала ошибки, выходы которого соединены с выходами устройства. 1().

Недостатками, известного устройства являются недостаточное быстродействие, йеполное использование диапазона представленяя (диапазон правильных чисел соиставляет величину P. = П Р-, I.ne ив

1=1 число оснований системы кроме контрольных, Р - i — - е основание системы, в то время как диапазон представления составляет величину Р = Р Р П, a I azI

703820 - " 4 1 pa- соответствующий числу А =А-В, где и-»

В=Р-M p e„ „=P, (и-1- -„— „.).

При контроле чисел на правильность данным способом числа, находящиеся в е- диапазоне tg р, (к+1)- Р) и отвечаю

1 о- щие условию к P + М „, „, (А<к Р»-Р. по дадут по контрольному основанию цифру, соответствующую номеру диапазона к, а а числа, отвечающие условию к. P + М,„с,„« в fO .« «(к-Р)+Р, — цифру, соответствующую номеру (к+1). ер - удовлетворяющего условию

При вычитании из исходного числа, к P «(m+1).P-(М мах -P ), величины В

15 р Р получимчисло (K-1)-Р + М . < А к P»Р, которое при контроле даст цифру, соответствующую истинному номеру диапаэо на к, Числа, удовлетворяющие условию же наличие диапазона неоднозначности, | спопоженного внутри диапазона представ пения, в результате чего числа, одновременно удовлетворяющие условию А 7Р

Ь-» и А = . г. Мд, где А — контролиру

»=1 1 мое число и M, — минимальное псевд

А1 ортогональное число, сформированное цифре- с(„,- при контроле их на правильность с помощью описанного устройств будут признаны неискаженными, хотя действительности они искажены, При э невозможно однозначно определить ном интервала, в котором расположено кон ролируемое число.

Цепью изобретения является повыше точности определения ошибочного основ ния.

Поставлейнаа цель достигается те что устройство дополнительно содержит

20 (М+2) входных сумматоров по модулям системы остаточных классов, выходы первых (Q-1). входных сумматоров соединены со входами первого блока памяти, выход п-го входного сумматора — со входом hepacro преобразователя в допол нительный код, выходы (ИФ1)"->-го и (tl+2)-го входных сумматоров соединены соответственно со вторыми входами сумматоров по модулям Р„и Р первого 30

» 2 уровня.

На чертеже представлена блок-схема. устройства дпа обнаружения бшиоок в си " стеме остаточных классов.

Устройство содержит Ж+ 2 входных сумматоров 1, первый блок 2 памяти, сумматоры 3-5, в состав которых входят сумматоры, 6-8 соответственно по модулям Рд, Р„и Р„, преобразователи

И. э К1 и 2

9 в;дополнительный код, сумматоры 10- 4o

l2 соответственно по модулям Р, Р и Рк, первого уровня, второй блок 13 к2 памяти, сумматоры 14 и 15 соответственно по модулям Р, и Р„второК» К2

Го уровня, блок 16 формирования сигнала .4 ошибки."

Устройство работает следующим образом.

На входы устройства пос гупает информация, соответствующая представлению контролируемого числа в системе остаточ ных" кйасСов по всем основаниям", включая контрольные. В сумматорах 1 исходный

"код контролируемого числа подвергается . модификации, соответствующей вычитанию из контролируемого числа А постоянной величины Ь таким образом„что HB выходе преобразователя 9 образуется код, (к+1) р — (М „с -Р ) с А(Р (к+1), сместятся при proM в диапазон (к-1) Pf P (K-1-) Р + Мта 1 и составят диапазон неоднозначности, - т.е. теМ самым диапазон неоднозначности смещается в конец диапазона представления и моя .er не использоваться.

Информация модифицированного кода, соответствующая бстаткам по основаниям

Р, ((= 1,2, ..., (yl-l)), поступает на блок 2 памяти, где в зависимости от величин с(. соответствующих вычетов npof

1 исходит формирование следов минимальных псевдоортогональных чисел по основанию

P „и величин, равных остаткам каждо го минимального псевдоортогонального числа по контрольным основаниям Р4 и Рк я, т.е. к» к, п к, % % бсср Б У > 4г ь

1 .x2 п» к1 к2 ,--, Ь )S i )6 я n-» и-» поступающих на сумматоры 3-5, в состав которых входят сумматоры 6-8 соотве тственно по модулям Р„, Р, и Р,„. В результате суммирования по каждому модулю Р» Р;, и Р „число тактов

К» которого бпределяется как

t = C log (п-» f j где знак t, ) означает ближайшее целое, на выходе сумматоров 3 — 5 будут получены суммы соответствующих следов 1+ К» "- К» К, -»

ci которые передаются на сумматоры 10t 2 по модулам Р, Р и P перво- к2

5 703820 6 го уровня, формирующие на выходе .вели- 1, +г

+(од ti-i ), чины

82( и два такта обращения к блокам памяти, А н . к 5д " д 1 к 5д ° . Использование сумматоров 1 позволяет

1 ъ при атом Ы- 6""и S"

1 1 т gt д! перед » 5 существенно расширить диапазон правильных чисел, обеспечивает однозначное опются через соответствУющие преобразо- . ределение основания, по которому имеется ватели 9 в дополнительный код, а d-и факт искажения,;и сдвиг диапазона неодЯвлЯетсЯ величийой с h-ãî выхода сУм- нозначности и конец рабочего диапазона. матора 1. По величине дd. < в блоке

13 памяти формируются величины, соответствующие остаткам ошибки представ- Формула изобре тенин ления чисел по основаниям, Р«и Р, Ъ А„ (вой Р,), шА (mod P )) которые поступают на сумматоры 14 и 15

1То модулям Р H Р«BTopM о уровня, где происходит формирование цифр. ад. + д A. (mod P

- дА (войР

В,зависимости от величин атих цифр в блоке 16 формирования сигнала ошибки прос; исходит выработка сигналов "=0 или -=1 и Ж =0 или Ж =1, которые несут информацию о знаке числа ф =0 соответствует числам А > О) и об егб правильности (Ж=О соответствует неискаженным 30 числам).

Для выполнения операции обнаружения ошибок в предлагаемом устройстве требуется количество тактов сложения по моду лю, определяемое выражением

Устройство для обнаружения ошибок в системе остаточных классов по авт. св.

34519714, о.тли чающе еcя тем, что, с целью повышения точности определения ошибочного основания, устройство дополнительно содержит !(tl+2) входных сумматоров по модулям системы остаточных классов, выходы первых (И-1) входных сумматоров соединены со входами первого блока памяти, выход

Я-го входного сумматора - со входом первого преобразователя в дополнительный код, выходы (И+1)-го и (ted+2)-го входных сумматоров соединены соответственно со вторыми входами сумматоров по модуРк„н „ первого уровня.

Источники информации, принятые во внимание при акспертизе

1. Авторское свидетельство СССР

¹ 519714, G 06 Р 11/08, 1974 (прототип).

tf ЖХ

Составитель В. Евстигнеев

Редактор Н. Лобач Техред Л, алферова Корректор .Ю. Макаренко

Заказ 7814/42 Тираж 780 Подписное

UHHHfIH Государственного комитета СССР по делам изобретений и открытий .1 13035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4