Накопитель

Авторы патента:

G11C5/02 - Запоминающие устройства статического типа (накопление информации, основанное на относительном перемещении носителя записи и преобразователя G11B; полупроводниковые приборы для запоминающих устройств H01L, например H01L 27/108-H01L 27/115; импульсная техника вообще H03K, например электронные переключатели H03K 17/00)

ОЛ ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

lii 716061 (6! ) Дополнительное к авт. свнд-ву (22) Заявлено 14,11.77 (21) 2543458/18-24 (51) М. -Кл.

9 11 С 5/02 с присоединением заявки рте

ГОСУД8РСТ88ННЬ1й ХОМхтат

СССР

88 делам наебретеннй и откритнй (23) П рноритет

Опубликовано 15,02,80. Бюллетень М 6

Дата опубликования описания 18.02.80 (53) УДК 681,.327. .6 6 (088.8 ) Ю. В. Корельский, С. А. Лукьянченко, Б. И, Полинский

g Б, В, Уткин (72) Авторы изобретения (7I) Заявитель

»» (54) НАКОПИТЕЛЬ

Изобретение относится к области вы числительной техники, в частности, к накопителям на ферритовых сердечниках длй

ЭМВ.

Известен накопитель, содержащий набор изоляпионных планок, в отверстиях кото»

» рых установлены ферритовые сердечники, прошитые адресными и разрядными шина» ми, платтки собраны с помощью шпилек в матрицы, из которых комплектуется пако.» питель, представляющий собою конструкцию "куб (1).

Недостатком известного накопителя яв ляется громоздкость конструкции и наэкая т5 помехозащищенность ее.

Наиболее близким техническим решена ем к предлагаемому накопителю является, накопитель, содержащий коммутационную плату,, на которой установлена рамка с пазом и кассеты с ферритовыми сердечнинами, установленными с двух сторон кас сет, и прошитые адресными и разрядными шинами, причем разрядные шины выполие

2 ны в ваде петель, а адресйьте шины ось»единены в жгут 2).

Недостатком данного накопителя явля» ется нйзкая помехозащищенность от аттресных токов, а следовательно, низкая надежность.

Цель изобретения - повысить надежность накопители, Это достигается тем, что жгуты адресных шин размещены в пазу рамки симметрично разрядным шинам.

На фиг. 1 представлен предлагаемый накопитель, общий вид; на фиг. 2 вЂ” то же, вид сбоку.

Накопитель содержит коммутатитонную плату 1, рамку 2 с пазом, кассеты 3 с ферритовыми сердечниками 4, разъем 5, адресные шины б и разрядные шины 7. кассеты 3 устанавливаются на коммут ационной плате 1, образуя плоскую конструкцию, длина которой определяется емкостью накопителя, а ширина - разрядностью» 1

Разряанаа шина 7 каждого разряда выполнена в виде петли, проходяшей через

3 . : -" ", 718061 одноименные ферритовые сердечники 4:- " - : "Таким образом, в предлагаемом наковсех кассет 3, а ее начало и конец выве»., пителе увеличивается помехозащйщенность, дены на одну из сторон коммутац»ионной "- а следовательно, и его надежность. платы 1 и-с помощью печатньи проводни- ков на конт акты разъема 5, служащеГо длЯ свЯзи с платамй УпРавпенИ "заломи- ф о р м у л а и,з о б р е т е н и я нающего устройства. Адресные, шйньт 6 " выполнена"в виде жгута, уложен" a nae ттакопитель, содержащий коммутационрамки 2, расположенный в плоскости сйм- -- - ную плату, на которой- уст овлена рамметрйИ ветвей Разрндных шин 7, H ПРо- тО ка с пазом и Kacceri с ферритовьтми сер кладьтваютсЯ "паРЫтлельно РазРЙЙьтм щи-" дечника ки, ужановлеииьтми с двух сторон нам 7 от разъема 5 по всей длине пако- кассет, и прощитые адресными H разрятiпителя. СИмметричное расйоложеиие ivi- .. - ными шинами, п ресных щин 6 относительно ветвей разряд, выполнены в виде петель, а адресные ши них шин 7 riîçâîà å ã" ìéîãîêðàòé6- умень-,4 ны объедийеньт в жгут, о т л и ч а юшить тюмехи, наводимые на Разрядные ши вЂ” щ i и c i тем,-что, с цельто повышения ньт 7 от токов, протекаютцих по адресным " : -йадежности накопителя, жгуты адресных шийам 6, и увеличить соотношение,сиг- . - шин размещены в пазу рамки симметрич1 нал - помеха, так как ЭЯС йомехи на-. но отйосительно разрядных шин. водймые на каждую ветвь разрядной ши-. 20 - . ньт. йдресньтм током, равны между собой., ". Источники информации, " по велйчине, но компенсируются за счет принятые во внимайие при експертизе, встречного включения ветвей разрядной:: 1. Авторскре свидетельство СССР шины . Суммарная ЭДС помехи на выходе.. М 134486; кл. 9 11 С 5/02, 196Î.

Разрядной шины 7 практически равна ну" " лю,"йе зависит от величины адресного то- : 2. Аванпроект комттлекса типовых инка и дюны накоййтеля и не искаткает вы-" .формационн - ьтчи»слительньтх машин, ОКР ходной сигнал, считанный с ферритового " Ряд, т. 3 ..«С@еративная память, МРП, сердечника. - .": вЂ” М., 1976 (прототип).

7 ф

БНИИПИ Заказ 9S34/44 Тираж 662 Подписное

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4

Устройство для разбраковки ферритовых элементов по импульсным параметрам // 714492

Способ изготовления матриц для запоминающих устройств на цилиндрических магнитных пленках // 714491

Механизм осадки прошивочных проводников для блоков памяти // 708413

Устройство для изготовления кодовых жгутов постоянных накопителей // 705515

Способ изготовления трафарета для ориентации ферритовых сердечников в запоминающей матрице // 702409

Способ изготовления ферритовых матриц запоминающего устройства // 700876

Матричный дешифратор для комбинаторного переключателя // 696539

Устройство для ориентации ферритовых сердечников матричных накопителей // 690561

Устройство для натяжения координатных проводов // 690560

Постоянное запоминающее устройство (пзу) х-конфигурации // 2134915

Изобретение относится к ПЗУ Х-конфигурации

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Устройство для умножения напряжения // 2159472

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Схема для генерации отрицательных напряжений // 2189686

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Масштабируемое устройство обработки данных // 2201639

Многомерная структура адресации для электронных устройств // 2248626

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Способ неразрушающего хранения и извлечения данных и устройство для осуществления данного способа // 2271581

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Модуль полупроводниковой памяти и приемный блок устройства записи-считывания для него // 2327235

Игровая система, позволяющая определять местоположение игрового устройства в казино // 2335802

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино