Устройство синхронизации измерительных последовательностей

 

ОПИС

ИЗОБРЕТЕйИЯ союз Советских

Социалистических

Республик рн7 20766

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву—

1 (22) Заявлено 050678 (21) 2625394/18-09 (51)М. Кл.2 с присоединением заявки Но

Н 04 ? 7/04

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 621.394. .662 (088.8) (23) Приоритет—

Опубликовано 05.0380. Бюллетень 1 1о 9

Дата опубликования описания 08.0380 (72) Автор изобретения

Е.В. Титов (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ИЗМЕРИТЕЛЬНЫХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к системам св язи с импульсно-к одов ой модуляцией и может исполь зоватьс я при контроле линейных трактов цифровых систем передачи.

Известно устройство синхронизации измеритель ных п оследова тель нос тей, содержащее последовательно соединенные регистр сдвига, дешифратор и последовательно соединенные блок выделения сигнала, делитель частоты и блок совпадения, а также триггер, блок запрета и генератор эталонной о последовательности j l J .

Однако известное устройство имеет 15 значитель ное в ремя вхождения в синхронизм.

Цель изобретения — .сокращение времени вхождения в синхронизм. для этого в устройство синхрониза-20 . ции измерительных последовательностей, содержащее последовательно соединенные регистр сдвига, дешифратор и rioследовательно соединенные блок выделения сигнала, делитель частоты и блок совпадения, а также триггер, блок запрета и генератор эталонной последовательности, вв еден сумматор, объединенный по входу с блоком выделения сигнала, выход которого подклю-30 чен к входам блока запрета и регистра сдвига, другой вход которого соединен с выходом сумматора, другой вход которого через генератор эталонной последовательности соединен с выходом блока запрета, другой вход котоРого соединен с выходом блока совпадения, другой вход которого через триггер соединен с выходом дешифратора.

На чертеже представлена структурная электрическая схема предложенно- /

ro устройства.

Схема устройства синхронизации измерительных последовательностей содержит последовательно соединенные регистр 1 сдвига, дешифратор 2 и триггер 3, последовательно соединенные блок 4 выделения сигнала, делитель 5 частоты и блок 6 совпадения, блок 7 запрета, генератор 8 эталонной последовательности и сумматор 9.

Устройство работает следующим образом.

В сумматоре 9 (по модулю два) осуществляется поразрядное сравнение контрольного сигнала, приходящего из линии, и эталонного сигнала, формируемого генераторсм 8 эталонной последовательности. ПРИ поступлении на вход синхронизации триггера 3 импуль,а \.

3 . 720766 4

Формула изобретения

Составитель Г. Челей

Редактор Т. Портная Техред N.Kóçüìà Корректор A. Гриценко

Заказ 348/21

Тираж 7 2 9 П одпис н ое

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.(Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 са синхронизация на выходе триггера 3 появляется единичный потен-. циал, разрешающий прохождение через блок 6 "совпадения сигнала с делителя

5 частоты. Сигнал с делителя 5 частоты поступает на вход блока 7 запрета,. на другой вход которого поступают тактовые импульсы с блока 4 выделениясигнала, и на выходе блока 7 запрета " появляется пббледовательность ThKTQ вой -ieiriyxrseos "с запрещенным -тактсм, за счет чего и осуществляется временной сдвиг эталонного сигнала, формируемого генератором 8 эталонной последовательности относительно сигнала, прйходящего иэ линии. При налйчйи достаточного для данйой,структу- 15 ры сигналов числа совпадений, фиксируемых регистром.1 сдвига, на выходе дешифратора 2 формируется сигйал, который возвращает триггер 3 в нулевое состояние, что означает окончание 2О процесса синхронизации.

Введение сумматора, объединенного по входу с блоком выделения сигнала, и новые связи между другими блоками устройства позволяют основывать процесс синхронизации на выявлении достаточного для данной структуры сиг налов числа совпадений, что сокращает время вхождения в синхрониэм.

Устройство синхронизации измери-.. тельных последовательностей, содержащее последовательно соединенные регистр сдвига, дешифратор и последавательно соединенные блок выделения сигнала, делитель частоты и блок совпадения, а также триггер, блок запрета и генератор эталонной последова- тельности, о т л и ч а ю щ е е с я тем, что с целью сокращения временй вхождения в синхрониэм, введен сумматор, объединенный по входу с блоком выделения сигнала, выход которого подключен к входам блока запрета и регистра сдвига, другой вход которого соединен с выходом сумматора, другой вход которого через генератор эталонной последовательности соединен с выходом блока запрета, другой вход которого соединен с выходом блока совпадения, другой вход которого через триггер соединен с выходом дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Левин Л.С., Плоткин М.A., Основы построения цифровых систем передачи. М., Связь, 1975, с. 119 (прототип) .