Модель ветви сетевого графика

 

И 1=

Союз Советски к

Социалистических

Республик

<" 723594

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 02.03,78 (21) 2585518/18-24 (51)М. Кд.

G 06 G 7/122 с присоединением заявки Ж—

Гооударстаеккык комитет

СССР (23) П ри ори тот ао делам нзооретений н открытия

Опубликовано 25.03.80. Бюллетень,% 11

Дата опубликования описания 25.03.80 (5 э) У@К с81.333 (088.8) (72) Авторы изобретения

В. С. Воробьев, А. И. Сычев и А. Г. Шатилов

Новосибирский филиал Всесоюзного научно-исследовательского института транспортного строительства (?1) Заявитель (54) МОДЕЛЬ ВЕТВИ СЕТЕВОГО ГРАФИКА

Изобретение относится к вычислительной технике и может быть использовано для определения выполнения работ с меняющейся в зависимости от календарного времени производства производительностью.

Известно устройство для моделирования сетевых графиков, которое позволяет моделировать сетевые графики с усредненными длительностями работ, не зависящими от сроков их выполнения (1).

Однако во многих случаях длительность работ зависит от времени года исполнения. Имеются также работы, выполнение которых в определенные сезоны запрещено действующими нормами и правилами производства. Производство таких работ моделируется графиками с переменными временными оценками.

Наиболее близким по технической сущности к рассматриваемой является модель ветви сетевого графика, содержащая задагчики адреса, элементы и триггеры, формирователь временного интервала, инвертор (2) .

При построении сетевых графиков с переменными временными оценками все работы разби2 ваются на группы. для кажцой группы выделяют календарные периоды (сезоны), в течение которых темп производства принимается одинаковым. При переходе работы из одного сезона в друтой расчетный темп изменяется в соответствии с определенным коэффициентом.

Цель изобретения — расширение функциональных возможностей за счет учета переменных временных оценок.

Цель достигается тем, что в модель ветви сетевого графика, содержащую задатчики адреса, входы которых объединены и являются первым входом модели, выход первого задатчика адреса соединен с первым входом первого элемента И, второй вход которого является вторым входом модели, третий вход первого элемента И подключен к первому выходу первого триггера, второй выход которого соединен с первым входом второго элемента И, выход второго эадатчика адреса подключен к первому входу второго триггера, ко второму входу второго элемента И и ко входу инвертора, выходы второго элемента И и инвертора соединены со входами первого элемента ИЛИ, выход ко3594 4

$0

3 72 торого является первь м выходом модели, формирователь временного интервала, выход которого подключен ко входу первого триггера и ко второму входу второго триггера, выход которого является вторым выходом модели введены второй элемент ИЛИ, третий триггер, эле-. менты задержки, группа элементов ИЛИ, элементы запрета, дифференцирующий элемент и регистр сдвига, вход которого является третьим

:входом модели, выходы регистра сдвига соединены соответственно со входами элементов

ИЛИ группы, выход каждого элемента ИЛИ группы подключен к первому входу соответствующего элемента запрета, вторые входы которых соединены с выходом первого элемента

И, выход первого элемента запрета через цепочку из последовательно соединенных третьего триггера и дифференцирующего элемента подключен к первому входу второго элемента

ИЛИ, выход второго элемента запрета непосредственно соединен со вторым входом второго элемента ИЛИ и через первый элемент задержки — с третьим входом второго элемента ИЛИ, выход третьего элемента запрета непосредственно соединен с четвертым входом второго элемента ИЛИ и через второй и третий элементы задержки — соответственно с пятым и шестым входами второго элемента ИЛИ, выход когорого соединен со входом формирователя временных интервалов.

На чертеже представлена блок-схема устрой-ства для моделирования сетевого графика для четырех коэффициентов сезонности, равных

05; 2; О; 3.

Устройство содержит модель ветви 1, блок

2 формирования топологии, блок 3 управления, генератор импульсов 4.

Каждая модель ветви содержит задатчики адресов 5, 6 начального и конечного узлов. соответственно; элемент И 7, циклический регистр сдвига 8, элементы ИЛИ 9 — 11, элементы запрета 12 — 14, формирователь коэффициентов сезонности 15, который состоит из триггера 16, дифференцирующего элемента 17, элементов задержки 18 — 20, элемент ИЛИ 21, формирователь временных интервалов 22, триггеры 23, 24, элемент И 25, инвертор 26, элемент ИЛИ 27, Блок 2 формирования топологии содержит элементы И 28 — 30, элементы ИЛИ 31 — 33 и инвертор 34.

Все модели ветвей соединены с блоком фор мирования топологии сетевого графика.

Устройство работает следующим образом.

Генератор импульсов 4 вырабатывает импульсы А и Б, сдвинутые друг относительно друга.

Предварительно в задатчики адресов 5„6 за.носятся соответственно адреса начального и ко. нечного узлов ветвей сетевого графика. В первый разряд циклического регистра сдвига 8 заносится "единица". Его параллельные выходы группируются по числу коэффициентов сезонности и длительности сезонов и подключаются к элементам ИЛИ 9, 10, 11. В формирователе коэффициентов сезонности 15 с помощью элементов задержек и триггеров набираются их заданные значения. В формирователь 22 временного интервала заносится длительность ветви, а триггеры 23, 24 устанавливаются в нулевое состояние.

Для запуска всех моделей ветвей, выходящих из начального узла, блок формирования топологии 2 подает на входы задатчиков адресов 5, 6 каждой модели ветви импульсы серии Б до

rex пор, пока на выходах задатчиков 5, в которых записан адрес начального узла, не появляется сигнал. Этот сигнал поступает на вход элемента И 7. В этот момент блок 3 управления прекращает подачу импульсов серии Б из блока формирования топологии и одновременно с импульсом Б подает на второй вход элемента И 7 всех моделей ветвей пусковой импульс из блока формирования топологии 2. При этом в модели ветви сигнал с нулевого выхода триггера 24 поступает на третий вход элемента И 7. Сигнал с его выхода поступает на входы элементов запрета 12, 13, 14,открывая их.

На вход циклического регистра сдвига, длина которого равна периоду повторения сезонов, поступают импульсы серии А, продвигающие ранее записанную "единицу" по разрядам.

В момент прихода сигнала элемента И 7 "единица", в циклическом регистре сдвига 8 находится в разряде, соответствующего времени, прошедшего от начала отсчета до момента начала работы. Если единица находится в разряде, выход которого не подключен ни к одному из элементов ИЛИ, то это значит, что в данный момент времени начало работы невозможно. Она качнется только тогда, когда импульсы серии А продвинут единицу до разряда, подключенного к элементу ИЛИ. Импульс с циклического регистра сдвига проходит через один из элементов запрета 12, 13, 14 и поступает в формирователь коэффициента сезонности 15. В зависимости от сезона он может попасть на триггер 16 и затем дифференцирующий элемент 17, увеличивающие длительность работы в два раза, или.на узел, направляющий сигнал на элемент ИЛИ 21 непосредственно и через элемент задержки. Число элементов задержки n = m — 1, где m — коэффициент сезонности.

Элементы задержки и период следования импульсов серии А должны быть выбраны таким образом, чтобы на нем укладывалось число импульсов, соответствующее максимальноvery коэффициенту, сезонности.

5 72359

Импульсы из формирова|еля коэффициентов сезонности 15 через элемент ИЛИ 21 поступают на вход формирователя временного интервала 22. Отсчитав число импульсов, пропорциональное длительности данной ветви, формирователь временного интервала выдает сигнал, который устанавливает в состояние "1" триггеры 23 и 24. С единичного выхода триггера 23 сигнал поступаст в блок формирования топологии на один из входов элемента ИЛИ 31, к 10 остальным входам которого присоединены одноименные выходы остальных моделей ветвей. С выхода. элемента ИЛИ 31 сигнал через инвертор 34 закрывает элемент И 29, второй вход которого подключен к выходу генераторов импульсов 4, и поступает на вход элемента И

30. На второй его вход поступают импульсы серии Б с генератора 4. Через элемент ИЛИ 33 они поступают на входы задатчиков адресов 5, 6 всех моделей ветвей и подсчитываются ими.

Сигнал переполнения с выхода задатчиков адреса 6 устанавливает в нулевое состояние триггер 23 и поступает на вход инвертора 26 и на первый вход элемента И 25. Если ветвь, в которой в данный момент времени появился импульс на выходе задатчика адреса Й уже закончилась, то с выхода триггера 24 сигнал через элемент И 25 проходит на первый вход элемента ИЛИ 27 и далее поступает в блок формирования топологии на вход элемента И 28, к остальным входам которого подсоединены одноименные выходы элементов ИЛИ остальных моделей ветвей.

Если данная ветвь еше не закончилась, то сигнал с выхода модели ветви не поступает на вход элемента И 28 блока 2 формирования топологии.

В моделях ветвей, конечный узел которых не сформирован в данный момент времени, сигналы с выходов задатчиков адреса 6 не посту40 пают на входы инверторов 26, и с выходов которых разрешающие потенциалы через элемент

ИЛИ 27 поступают на соответствующие входы блока формирования топологии, Если сигнал на входах элемента ИЛИ 31 от45 сутствует, то это значит, что все ветви, входящие в данный узел, закончились, и на выходе элемента И 28 появляется разрешающий сигнал, который поступает через элемент ИЛИ 32 на вход элементов И 7 всех моделей ветвей.

Так как задатчики адресов 5 и 6 одновременно считают импульсы, то на выходах задатчиков адресов 5 ветвей, выходящих из рассматриваемого узла, будут разрешающие потенциалы, которые поступают на входы элементов И 7.

Если на последних имеются в этот момент времени разрешающие потенциалы, то формировагели временного интервала будут подготовлены

4 6 для отсчета импульсов с блоков формирования коэффициентов сезонности.

Импульсы серии Б поступают на входы задатчиков адресов всех моделей ветвей до тех пор, пока хотя бы один из триггеров 23 находится в единичном состоянии. После того, как все триггеры 2,3 установлены в нулевое состояние выходными сигналами соответствующих задатчиков адреса 6, блок формирования топологии запрещает подачу импульсов Б на входы задатчиков адресов 5 и 6 и разрешает поступление импульсов А на вход циклического регистра сдвига.

В моменты формирования сигнала конечного узла сетевого графика блок управления останавливает решение.

Суммарное количество импульсов, поступившее на входы формирователей временного интервала с начала:счета, равно величине критического пути сетевого графика с переменными временными оценками.

Таким образом, благодаря предложенному выполнению модели ветви обеспечивается возможность учета переменных временных оценок при расчете сетевых графиков.

Формула изобретения

Модель ветви сетевого графика, содержащая задатчики адресов, входы которых объединены и являются первым входом модели, выход первого задатчика адреса соединен с первым входом первого элемента И, второй вход которого является вторым входом модели, третий вход первого элемента И подключен к первому выходу первого триггера, второй выход которого соединен с первым входом второго элемента

И, выход второго задатчика адреса подключен к первому входу второго триггера, ко второму входу второго элемента И и ко входу инвертора, выходы второго элемента И и инвертора соединены со входом первого элемента ИЛИ, выход которого является первым выходом модели, формирователь гременного .интервала выход которого подключен ко входу первого триггера и ко второму входу второго триггера, выход которого является вторым выходом модели, отличающаяся тем, что, с целью расширения функциональных воэможностей за счет учета переменных временных оценок, в модели введены второй элемент ИЛИ, третий триггер, элементы задержки, группа элементов

ИЛИ, элементы запрета, дифференцирующий элемент и регистр сдвига, вхсд которого является третьим входом модели, выходы рег"- оа сдвига соединены соответственно со вход элементов ИЛИ группы, выход каждого элеменСоставитель И. Загорбинина

Техред М.Петко Корректор О.Ковинская

Редактор М. Ликович

Заказ 929/15

Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4

7 723594 8 та ИЛИ группы подкг.ючен к первому входу но соединен с четвертым входом второго элеответствующего элемента запрета, вторые вхо- мента ИЛИ и через второй и третий элементы ды, которых соединены с выходом первого эле- задержки — соответственно с пятым и шестым мента И, выход первого элемента запрета через входами второго элемента ИЛИ, выход котороцепочку из последовательно соединенных треть- 5 го соединен со входом формирователя временего триггера и дифференцируюшего элемента ных интервалов. подключен к первому входу второго элемента Источники информации, ИЛИ, выход второго элемента запрета непосред- принятые во внимание при экспертизе ственно соединен со вторым входом второго 1. Авторское свидетельство СССР М 424182, элемента ИЛИ и через первый элемент задерж- 10 кл 6 06 6 7/48 1972. ки — с етьим входом второго элемента ИЛИ, 2. Авторское свидетельство СССР л 422002, выход третьего элемента запрета непосредствен- ror. G 06 G 7/48 1972 (прототип>.

Модель ветви сетевого графика Модель ветви сетевого графика Модель ветви сетевого графика Модель ветви сетевого графика 

 

Похожие патенты:

Изобретение относится к системам ориентации и управления движением космических аппаратов при реализации программных разворотов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки изображений и распознавания образов

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин

Изобретение относится к вычислительной технике и может быть использовано в аналоговых вычислительных машинах

Изобретение относится к вычислительной технике и может быть использовано в аналоговых вычислительных машинах

Изобретение относится к вычислительной технике и может быть использовано при автоматизации процессов управления различными сетями

Изобретение относится к области вычислительной техники и может быть использовано в аналоговых вычислительных устройствах

Изобретение относится к области вычислительной техники и может найти применение при проектировании сложных систем

Изобретение относится к области вычислительной техники и может найти применение в сложных системах при выборе оптимальных решений из ряда возможных вариантов

Изобретение относится к области вычислительной техники и может найти применение в сложных системах при выборе оптимальных решений из ряда возможных вариантов
Наверх