Полупроводниковая ячейка памяти

 

Союз Соаетскик

Социапистических

Республик

ОП ИКАНИЕ

ИЗОБРЕТЕНИЯ (61) Дополнительное к авт. свид-ву (22) Заявлено 10,12.76 (21) 2428243/18-24 (51)М. КЛ. с присоединением заявки М

11/40

Государственный комитет

СССР оо делам изобретений и открытий (23) Приоритет

Опубликовано 250380. Бюллетень М 11

Дата опубликования описания 28.03.80 (53) УД((6 8 1 ° 32 7 ° 6 6 (088. 8) (72) Авторы изобретения

A.Þ.Ãóðüåâ и Л.М.Метрик (71) Заявитель (54) ПОЛУПРОВОДНИКОВАЯ ЯЧЕИКА ПАМЯТИ

Изобретение относится к вычислительной технике и может найти применение в ассоциативных запоминающих устройствах . 5

Известны полупроводниковые ячейки памяти, на которых построены ассоциативные запоминающие устройства, не требующие специально выделять режим регенерации информации, так как хра- fO нение информации основано на постояна ном протекании тока через. открытое плечо триггера. В тех случаях, когда .с целью уменьшения рассеиваемой мощности используется импульсное 15 питание нагрузочных транзисторов, ре ген ер аци я информации произ водится независимо от режима работы ячейки (паразит н ая емкост ь закрытого плеча восстанавливает заряд при подаче открывающего импульса на затворы нагрузочных транзисторов) (1).

Такие ячейки содержат. большое количество транзисторов и занимают большую плошадь, так как для устойчивой работы требуется, чтобы выдерживались определенные соотношения в крутизне, а следовательно, и размерах активных, адресных и на1руэочных транзисторов. .30

Наиболее близ кой к предлагаемой я вляет ся полупроводниковая ячейка памяти, содержащая информационный транзистор, исток которого соединен со стоком транзистора считывания, сток — с одной из обкладок запоминающего конденсатора, затвор — с другой обкладкой запоминающего конденсатора и с истоком транзистора записи, затвор которого связан с первой шиной тактового питания, а сток — с истоком адресного транзистора, сток которого подключен к разрядной шине, а затвор — к адресной шине, причем исток адресного транзистора соединен с истоком транзистора считывания, затвор которого подключен ко второй шине тактового питания, .и шину нулевого потенциала (2).

Недостаток известной ячейки состоит в том, что она может выполнять только функцию хранения информации и не способна реазовать функгию ассоциативного поиска.

Цель изобретения — расширение функциональных возможностей ячейки путем ассоциативного выбора информации.

723680

Указанная цель достигается тем, что полупроводниковая ячейка содержит транзистор опроса, конденсатор опроса и шины выбора нуля и единицы; причем исток транзистора опроса подключен к источнику информационного транзистора и к первой обкладке конденсатора опроса, затвор — к шине выбора единицы, сток вЂ, к шине выбора ну-ля и к стоку информационного транзистора, а вторая обкладка конденсатора 40 опроса соединена с шиной нулевого потенциала.

На фиг. 1 изображена схема полупроводниковой ячейки памяти;. на фиг..2 временная диаграмма ее работы в режимах записи-считывания и поиска. 15

Полупроводниковая ячейка памяти содержит адресный транзистор 1, транзистор 2 э апи си, транзистор 3 считывания, информационный транзистор 4, транзистор 5 опроса,. шину 6 выбора 2Q нуля, адресную шину 7, разрядную шину 8, первую шину 9 тактового питания, шину 10 выбОра единицы, вторую шину 11 тактового питания, запоминающий конденсатор, 12, конденсатор 2

13 опроса и шину нулевого потенциала

14.

В ячейке памяти сток адресного транзистора 1 подключен < разрядной шине 8, исток — к стоку транзистора

2 записи и истоку транзистора 3 счи тывания, сток которого соединен с йстоком информационного транзистора

4, затвор которого подключеч к истоку транзистора. 2 записи, затворы

35 транзисторов считывания 3, адресного

1 и записи 2 подключены к шинам первой тактового питания 9, адресной 7 и второй тактового питания 11 соответственно. Запоминающий конденсатор

12 включен между затвором и стоком 40 информационного транзистора 4, исток транзистора 5 опроса соединен с истоком инФормационного транзистора 4 и стоком транзистора 3 считывания, сток транзистора 5 опроса соединен со сто" 4 ком информационного транзистора 4 и шиной 6 выбора нуля, затвор транзистора. 5 опроса подключен.к шине 10 выбора единицы, конденсатор 13 опроса включен между истоком транзистора 5 опроса и шиной 14 нулевого потенциала.

Предлагаемая ячейка памяти работает следующим îбразом., В режиме записи на адресную шину 7 подается импульс, открывающий адресный транзистор 1 на время действия первого

55 и второго тактовых импульсов. Bo HDeмя действия первого тактового импульса открыты также. транзистор 3 считывания и, в случае хранения 1, информационный транзистор 4, поэтому через 49 транзисторы 4, 3 и 1 происходит заряд паразитной емкости разрядной шины 8 ь случае хранения .1 в ячейке памяти (считывание 1 ) . Если в ячейке памяти хранится 0, то инфор- 65 мационный транзистор 4 закрыт и перазитная емкость на эарядится (считывнние . 0 ) . Bo воемя действия второго тактового импульса транзистор 3 считывания закрывается, на разрядную шину 8 подается код записываемого числа 1 или 0, транзистор 2 записи открывается импульсом,. поступаюким на вторую шину 11 тактового питания, и запоминающий конденсатор 12 подключается к шине 8 через транзисторы записи 2 и адресный 1.

В режиме ассоциативного поиска при поиске 0 на шииу 6 выбора нуля во время первого, второго и третьего такта подается импульс (фиг °

2) . Ha шину 10 выбора едьницы подается нулевой потенциал. Если в ячейке хранится 1, то инФормационный транзистор 4 открыт и происходит заряд конденсатора 13 опооса. Наличие заряда на конд нсаторе 13 в момент третьего такта служит признаком несОвпадения. Если в ячейке хранится 0, то информационный транзистор

4 закрыт и конденсатор 13 не заряжается.

При поиске 1 на шину 10 выбо- ра единицы подаются импульсы во время второго и четвертого тактов, а на шину 6 выбора нуля — во время первого вторбго тактов.

Если в ячейке хранится 0, то во время действия второго такта .через транзистор 5 опроса происходит заряд конденсатора 13 опроса.

Так как инФормационный транзистор

4 постоянно закрыт, а транзистор 5 опроса закрыт во время третьего такта, то во время третьего такта заряд конденсатора 13 сохраняется, что служит признаком несовпадения. С целью подготовки к следующему циклу рабОты транзистор 5 опроса в момент четвертого такта открывается и через него происходит разряд конденсатора 13 опроса. Если в ячейке хранится 1 ., то конденсатор 13 заряжается через информационный транзистор 4 во время первого такта и разряжается через этот же транзистор к моменту начала третьего такта. Во время трзгьего такта конденсатор 13 разряжен, что служит признаком совпадения.

При маскировании информации на шину 10 выбора единицы подается нулевой потенциал, а на шину 6 выбора нуля — импульс во время первого и второго т актов.

Независимо от хранимой информации к м.эменту начала третьего такта конденсатор 1 3 разряжается (признак совпадения). Регенерация хранимой информации

-производится автоматически, во время дей"твия первого такта на первую шину тактового питания 9 подается импульс, открывающий транизстор 3 считывания независимо от режима (кро723680

Формула изобретения

7 У1 бчить 0Заказ 935/ 17

Подписное

ЦНИИПИ

Тираж 662 ме режима записи), через открытые транзисторы 4 и 3 (если в ячейке хранится 1 ) производится подзаряд параэитной емкости межсоединений транзисторов адресного 1, записи и считывания 3. Затем во время действия второго такта открывается транзистор 2 записи и производится подзаряд запоминающего конденсатора 12.

Если ячейка хранит 0, то информационный транзистор 4 закрыт и паразитная емкость общего узла транзисторов .адресного 1, записи 2 и считывания 3 не заряжается.

При объединении ячеек в матрицу необходимо ввести транзистор сопряжения (считывания результатов опроса), который соединяется с общей для каждого слова шиной сравнения.

Таким образом, предлагаемая ячейка памяти реализует функцию ассоциати в- 20 ного поиска, .регенерация в ней происходит автоматически, т.е. не требуется .выделения специального режима, ячейка занимает на кристалле относительно небольшую площадь, так как все транзисторы могут иметь минимальные размеры.

Полупроводниковая ячейка памяти, содержащая ин форма дион ный тр ан зи стор, ис-..ок которогс соединен со стоком транэист =г . и".;"ывания, сто — с одной чэ обкладок запоминающего конденсатора, затвор — с другой обкладкой запоминающего конденсатора и с истоком транзистора записи, затвор которого связан с первой миной тактового питания, а сток — с истоком адресного транзистора... сток которого подключен к разрядной шине, а затвор — к адресной шине, причем исток адресного транзистора соединен с истоком транзистора считывания, .затвор которого подключен ко второй шине тактового питания, и шину нулево-.о потенциала, отличающаяся тем, что, с целью расширения функциональных возможностей путем ассоциативного поиска информации, она содержит транзистор опроса, конденсатор опроса и шины выбора нуля и единицы, причем исток транзистора опроса подключен к истоку информационного транзистора и к первой обкладке конденсатора опроса, затвор — к шине выбора единицы, сток— к шине выбора нуля и к стоку инбюпмационного транзистора, а вторая о кладка конденсатора опроса соединена с шиной нулевого потенциала.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3490007, кл. 340-173, 1968.

2. Патент СИЛ Р 387699 3, кл. 340-173, 1972 (прототип). филиал ППП Патент, г. Ужгород, ул. Проектная,4

Полупроводниковая ячейка памяти Полупроводниковая ячейка памяти Полупроводниковая ячейка памяти 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх