Устройство для формирования исполнительных адресов цифровой вычислительной машины

 

Союз Советских

Социалистических

Республик

ОПИ

ИЗОБ (61) Дополнитель (22) Заявлено 2 2. с присоединением (23) Приоритет—

/

G 06 F 9/20

Государственный комитет

СССР по делам изобретений. и открытий

Опубликовано

Дата опубликования описания

3) УДК 681, 327 °.11(088.8) (72) Авторы изобретения

Н.И.Новиков, Ю.Г.Нестеренко и В.П.Супрун (71) Заявитель (54) УСТРОИСТВО ДЛЯ ФОРМИРОВАНИЯ ИСПОЛНИТЕЛЬНЫХ

АДРЕСОВ ЦИФРОВОИ ВЫЧИСЛИТЕЛЬНОИ МАШИНЫ

1

Изобретение относится к области вычислительной техники. Устройство может быть использовано в цифровых вычислительных машинах (ЦВМ), работающих с относительной адресацией.

Известны устройства (1) для формирования исполнительных адресов, содержащие регистр команд, коммутатор, индексный регистр, регистр базового адреса, основйой и дополнительный сумматоры, четыре блока связи, соединенные таким образом, что получение исполнительного адреса образуется путем алгебраического сложения относительного .адреса, имею"15 щегося в составе команды, и индекса на основном сумматоре или путем суммирования относительного адреса с содержимым регистра базового адреса на дополнительном сумматоре с выдачей20 полученного исполнительного адреса через регистр адреса в адресную магистраль.

Недостатком этих устройств является потеря времени на формированйе исполнительного адреса путем суммирования значения базовьго адреса с относительным адРесом команды на дополнительном сумматоре, что снижает быстродействие устройства и уве- ЗО личивает затраты оборудования на реализацию дополнительного сумматора и блоков эвязи.

Наиболее близким к изобретению по сущности технического решения является устройство для формирования исполнительных адресов ЦВМ с запоминаемой программой (2), содержащее блок формирования предварительного адреса, включающий регистр адреса, счетчик команд, сумматор, регистры сумматора и второго операнда и индексные регистры, дешифратор адреса, регистр командного слова, включающий зону признака адресации, зону. кода операции и дополнительную зону, регистр расширения адреса (регистр базы адреса), три дополнительных регистра, соединенных таким образом, что при обращении к памяти формирование истинного адреса осуществляется комбинированием исполнительного адреса и содержимого регистра базы адреса, Недостат*ами этого устройства являются его сложность и большие затраты оборудования, требуемые для реализации трех дополнительных регистров, хранящих информацию расширяющего регистра при переходе

728129

Формула изобретения программы машины иэ одного массива памяти в другой, и для хранения табличной информации (эаняты б4 ячейки оператинной памяти),а также низкое быстродействие ЦВМ иэ-эа необходимости дополнительного третьего обращения к памяти эа табличным словом и отсылки содержимого рагистров в память ЦВМ с помощью двух специальных команд.

Целью изобретения является упрощение устройства, сокращение аппаратурных затрат и повышение быстродействия ЦВМ... Поставленная цель достигается тем, что в устройство, содержащее узел формирования предварительного ацреса, входом соединенный с первым

-- выходом регистра командного слова, вход которого является информационным входом устройства, а второй выход подключен к информационному входу регистра базы адреса, и шифратор исполнительного адреса, первый выход которого соединен с ныходом узла формирования предварительного адреса, второй вход - с выходом регистра

1 базы адреса, а выход — с выходом адреса устройства, введен элемент

ИЛИ, выходом соединений с управляющим входом регистра базы адреса, первым входом — с входом програм много управляющего сигнала устрой сгва, а вторым входом — с входом аппаратного управляющего сигнала устройства," причем выход регистра базы адреса является выходом базы адреса устройства.

На чертеже представлена функциональная блок-схема устройства, которое содержит узел 1 формирования предварительного адреса, шифратор 2 исполнительного адреса, запоминающее устройство 3 ЦВМ, регистр 4 командного слова, состоящий из зоны

5 признака адресации, зоны б кода операции и дополнительной зоны 7, регистр 8 базы адреса, элемент ИЛИ

9 и имеет вход 10 программного управляющего сигнала, вход 11 аппаратйого управляющего сигнала, выход

12 базы адреса, выход 13 адреса. и информационный вход 14.

Устройство работает следующим образом.

При естественной последовательности выполнения команд (отсутствие условных и безусловных переходон) формирование предварительного адреса осуществляется известным способом с использованием относительных адре сов и индекса путем их сложения в узле 1. Полученный предварительный адрес из узла 1 поступает на первый вход шифратора 2, на втс)рой вход которого поступает информация регистра 8 базы адреса. Шифратор обеспечивает комбинирование информации первого и второго входов, т.е.

15 ,20

55 происходит расширение предварительного адреса за счет дополнительных раэрядон регистра 8. Полученный таким образом истинный адрес направляется по кодовым шинам выхода 13 адреса в запоминающее устройство 3 для выборки операнда илн командного слова.

Изменение содержимого регистра 8 осуществляется по специальной команде, принимаемой на регистре 4 командного слова, в дополнительную зону 7 которого принимается новое значение информации для регистра

8 базы адреса ° С выхода дополнительной зоны 7 информация подается на информационный вход регистра 8.

Устройство управления IIBM (не показано на чертеже), расшифровав содержимое эоны б кода операции, нырабатывает сигнал записи содержимого регистра 8, который поступает на вход 10 и через элемент ИЛИ 9 осуществляет запись новой информации в регистр 8. Таким образом осуществляется изменение содержимого регистра 8 базы адреса по специальной команде.

При прерывании естестВенной последовательности исполнения команд в ЦВЙ содержимое регистра 8 отсылается в запоминающее устройство 3. При этом информация регистра 8, включенная в состав слова состояния программы (ССП), при прерывании отправляется в фиксированную ячейку эапбминающего устройства.

После выполнения прерывающей подпрограммы в ЦВМ происходит восстановле- . ние адреса прерванной программы с возрастом ССП иэ запоминающего устройства, В этом случае информация регистра 8, входящая в ССП, возвращается из запоминающего устройства в дополнительную зону 7, откуда, посылается на информационный вход регистра 8 базы адреса ° Устройстно управления в этом случае вырабатывает сигнал записи, поступающий на вход 11 и через элемент ИЛИ 9 осуществляет восстановление значения регистра 8. Таким образом, осуществляется аппаратное изменение .содержимого регистра 8 базы адреса.

Таким образом, описанное устройство имеет по сравнению с прототипом более простую структуру, сокращенный состав оборудования и позволяет исключить одно обращение к памяти при переходах программы от одного массива к другому

Устройство для формирования исполнительных адресов цифровой вычислительной машины, содержащее

728129 (2

Составитель В.Вертлиб

Техред С.Мигай Корректор Г.Решетник.

Редактор Т,Юрчикова

Заказ 1139/48 Тираж 751 ПодпиСное

ПНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/

Филиал ППП Патент .,, г. Ужгород, ул. Проектная, 4 узел формирования предварительного адреса, вход которого соединен с первым выходом регистра командного слова, вход которого является информационным входом устройства, а второй выход подключен к информационному входу регистра базы адреса, и шифратор исполнительного, адреса, первый вход которого соединен с выходом узла формирования предварительного адреса, второй вход — c выходом регистра базы адреса а выход. — с выходом адреса устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен элемент ИЛИ, 6 выходом соединенный с управляющиьт входом регистра базы адреса, первым зходом — с входом программного управляющего сигнала устройства, а вторым входом - с входом аппаратного управляющего сигнала устройства, причем выход регистра базы адреса является выходом базы адреса устройства.

Источники информации, принятые во внимание при экспертизе

1; Авторское свидетельство СССР, 9431516, кл. G 06 F 9/20,. 1972.

2. Патент Великобритании 91416002 кл. 64 А, опублик. 1975 (прототип) .