Устройство для задания конфигурации области

 

* Ю.,.

ИСАЙ

ОП ИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Республик (61) Дополнительное к авт. свид-ву ! (22) Заявлено 103. 077 (21) 2534758/18-24 (51)М. Кл.

G 06 F 15/32 с присоединением заявки ¹â€”

Государственный комитет

СССР по.делам изобретений и открытий (23) Приоритет—

Опубликовано 0506.80. Бюллетень М21 (5З) НЖ 681.3.

° 51.(088. 8) Дата опубликования описания 050680 (72) Авторы изобретения

В,Д. Самойлов, В.Н. Скорик и Т.И. Билан (71) Заявитель

Институт электродинамики AH Украинской ССР (54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ КОНФИГУРАЦИИ

ОБЛАСТИ

Изобретение относится к вычисли-. тельной технике и предназначено для задания конфигурации области, например,конфигурации границ и вообще ограничений произвольного вида, в спе-5 циализированных вычислительных устрой1 ствах, в частности, в устройствах, решающих краевые задачи методом

Монте-Карло.

Известно устройство (1) где данные о Форме области начальных и граничных условий, коэффициенты системы, данная точность решения и маркировка узлов области находятся в памяти.

Недостатками известного устройства являются большой объем памяти и низкое быстродействие. Наиболее близким по технической 20 сущности к изобретению является устройство, содержащее блок памяти, счетчик и первый элемент И (23.

Недостатком известного устройства является ограниченное быстродейст- 25 вие и низкая точность работы устройства.

Целью изобретения является повышение точности и быстродействия работы устройутва . 30

Поставленная цель достигается тсм, что в предложенное устройство дополнительно . введены регистр, первый и второй блоки умножения, блок сравнения, первый и второй сумматоры, анализатор знака, второй и третий элементы И, Выход блока памяти подключен к первому входу регистра, первый выход которого соединен с первым входом блока памяти, второй и третий входы которого являются входами устройства. Второй и третий выходы регистра подключены соотв ственно к первым входам первого и . "орого блоков умноженйя, вторите входы которых являются соответственно .третим и четвертым входами устройства. Выход первого блока умножения соединен с первым входом первого сумматора, второй вход. которого подключен к выходу второго блока- умножения. Выход первого сумматора соединен с первым входом второго сумматора, второй вход которого подключен соответственно к выходу второго блока умножения и четвертому выходу регистра. Выход второго сумматора соединен с первым входом анализато-. ра знака и со вторым входом регистра, пятый выход которого подключен ко

73 входу блока сравнени.я, первый выход которого соеджчен соответственно со вторым; входом анализатора знака, с первым входом счетчика и первым входом первого элемента И, второй вход которого подключен к первому входу второго элемента И и к шесто му выходу регистра. Второй вход второго элемента И,соединен со вторым выходом блока сравнения и с третьим входом" анализатора знака, четвертый и пятый входы которого подключены к1 вйходам первого и второго элементов

И, Первый выход анализатора эйака соедийен с первым входом третьего элемента И, второй вход которого подключен к выходу счетчика, второй вход которого является пятым входом устройства. Выход третьего элемента И соединен с четвертым входом блока памяти . Второй . выход анализатора знака, выход счетчика и пятый выход регистра являются соответственно первым, вторым и третьим выходами устройст ва.

На чертеже дана структурная схема устройства.

Оно содержит блок памяти 1, регистр 2 с подрегистрами 3-7, первый 8 и второй 9 блоки умножения, первйй 10 и второй 11 сумматоры, анализатор знака 12, блок сравнения .13, элементы И 14, 15, счетчик 16, элемент И 17, входы устройства 18-21

I выходы устройства 22-24 и вход 25.

Устройство работает следующим образом.

С внешнего устройства по входу

18 в,блок памяти 1 ввОдят данные о границе и по входу 25 устанавливают, Счетчик 16 в соответствии с числом айализируемых сторон.

Сигнал на входе 19 инициирует начало работы. При его появлении содержимое основания стека блока памяти 1 переписывается в регистр 2.: 1екуШее значение невязки реали; зуется на первом 8 и втором 9 блока умножения, первом l0 и втором 11 сумматорах и подрегистрах 3, 4, 5.

Коэффициенты из подрегистров 3 и 4 поступают соответственно на первые . входы блоков умножения.: При появлении сигналов (знаков приращений) координат, блуждающей точки на входах

20 и 21 знаковые разряды сумми15уют( ся по модулю 2 . Числовые разряды коэф4йциентов остаются без"йзменейин.

Полученные значения о д w и Ь|н(дх= РьУ=- ) складываются в 10 сумматоре, на выхо де которого, таким образом, получается приращение невязки. Новое значение невязки образуется в сумматоре 11 в результате сложения прира-. щения д E со значением невязки "на предыдущем шаге R. которая поступает на вход сумматора 11 иэ подрегистра 5. Ковое значение невязки Е;. л с выхода этого сумматора заносится в

9541 4

1 подрегистр 5. После этого содержимое регистра (участка границыJ2 переписывается в вершину стека, а новое содержимое основания стека выталкивается в регистр (участка границы) 2.

Значение "невязки с.„+< анализируется на предмеТ пересечения блуждающей точкой границы области анализатором знака 12 и подрегистром 7. При совпадении их содержимого триггер знака устанавливается в единичное состояние, и на выходе 22 появляется единичный сигнал. Появление единичного сигнала на выходе 22 соответствует случаю, когда блуждающая точка пересекла границу области.

Отличительный признак, присвоенный каждой прямой, предназначен для подсчета проанализированных прямых во избежание зацикливания, анализа вогнутых многоугольников, ложЩ ного срабатывания при анализе горизонтальных и вертикальных линий и опререления граничных значений в точке вы хода на границу области. Для этого в устройство введены подрегистр б, блок. сравнения 13, первый 14, второй

15 и третий 17 элементы И и счетчик

16.

В состав блока сравнения входит триггер признака, который находится в нулевом состоянии, если признаки .различны и устанавливается в единичное состояние в противном случае.

Знак из подрегистра 7 поступает на первую схему сравнения анализатора знака, если признаки различны через первый 14 элемент И, один вход которого соединен с единичным входом блока сравнения 13, и на вторую схему сравнения анализатора знака 12, если признаки одинаковы. .40 В первом случае анализируется .одна прямая, а во втором — две.

Единичный выход триггера признаков блока сравнения соединен со счет.— чиком 16. Содержимое счетчика 16 уменьшается на единицу, если признаки различны, и не изменяется в протйв.— ном случае. Это позволяет не учитывать вспомогательные прямые.

Условиями останова устройства до 0 прихода нового ияициирующего сигнала на вход 19 являются выход блуждающей точки за пределы области— единичный сигнал на выходе,22 или нулевой сигнал на выходе 23 при отсутствии единичного сигнала на выходе 22 (блуждающая точка осталась внутри области), т. е. нулевой сигнал на третьем входе блока памяти 1, который поступает через елемент И 17 либо с выхода счетчика, либо со вто60 рого выхода анализатора знака (единичного выхода триггера знака) .

В первом случае восстанавливается содержимое подрегистров б стековой памяти и счетчика 16, так как

65 процесс блуждания начинается <-нова

739541 иэ начальной точки Р(р., р,) r а во втором - только содержимое счетчика 16, так как процесс блуждания продолжается иэ точки P(„

В предложенном устройстве благодаря наличию новых блоков и связей 5 между ними повышены точность и быстродействие работы устройства.

Формула изобретения

Устройство для задания конфигурации области, содержащее первый элемент И, счетчик и блок памяти, о тл и ч а ю щ е е с я тем, что, с целью повышения точности и быстродействия работы устройства, в него дополнительно введены регистр, первый и второй блоки умножения, блок сравнения, первый и второй сумматоры, анализатор знака, второй и третий элементы И, причем выход блока памяти подключен к первому входу регистра, первый выход которого соединен с первым входом блока памяти, второй и третий входы которого явля- 25 ются входами устройства, второй .и третий выходы регистра подключены соответственно к первым входам первоro и второго блоков умножения, вторые входы которых являются соответст- 30 венно третьим и четвертым входами устройства, выход первого блока, умножения соединен с первым входом первого сумматора, второй вход которого подключен. к выходу второго блока ум- 35 ножения, выход первого сумматора соединен с первым входом второго сумматора, второй вход которого подключен соответственно к выходу второго блока умножения и четвертому выходу регистра, выход второго сумматора сое- динен c,ïåðâûì входом анализатора энака и со вторым .входом регистра, пятый выход которого подключен ко входу блока сравнения, первый выход которого соединен соответственно со вторым входом анализатора знака, с первым входом счетчика и первым входом первого элемента И, второй вход которого подключен к первому входу второго элемента И и к шестому выходу регистра, второй вход второго элемента И соединен со вторым выходом блока сравнения и. С третьим входом анализатора знака, четвертый и пятый входы которого подклюЧены к выходам первого и Второго элементов И, первый выход анализатора знака соединен с первым входом третьего элемента И, второй вход которого подключен к выходу счетчика, второй вход которого является пятым входом устройстра, выход третьего элемента И соединен с четвертым входом блока памяти, второй выход анализатора знака, выход счетчика и йятый выход регист-. ра являются соответственно первым, вторым и третьим выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Гладкий В.С. Вероятностные вычислительные модели. N., Наука, 1974, с, 249-255.

2. Авторское свидетельство CCQP

433501, кл. G 06 G 7/40, 1975 (прототип) е

ЦНИИПИ Заказ 2926/43

Тираж 751 Подписное .

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4