Каскадный процессор спектральной обработки сигналов

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соц№алист№ческ№х

Республик

„„742948 (6l ) jloï0âíèòåëüíoå к акт. саид-ву (22) Заявлено 06.01.78 (21) 2568029у18 24 (51) М. Кл.

G 06 F 15/Э4 с присоединением заявки РЙ

Веударстеенньи комитет (23) Приоритет ао делам нзебретеннй н открытий

Опубликовано 25.06.80. Бюллетень Ле 23

Дауа опубликования описаний 27.06.80 (53) УДК 681, . 14(088.8) (72) Авторы изобретения

И. Г. Грибков, Б. П. Кошелев, А. А. Мошков, И. Ф. Мусатов и Т. Л. Степукова (7l) Заявитель (54) КАСКАДНЫЙ ПРОБЕССОР СПЕКТРАЛЬНОЙ ОБРАБОГКИ

СИГНАЛОВ

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых вычислительных системах обработки информации.

Известно каскадное устройство быстрого преобразования Фурье, содержащее т1 блоков памяти, соединенных последовательно, tl арифметических блоков, каждый из которых соединен входом (выходом) с выходом (входом) соответствующе@ . о блока памяти (11.

Наиболее близким по технической сущности и достигаемому результату к изобретению является каскадный процессор, содержащий )1 арифметических блоков, две группы по И блоков памяти последовательного доступа, 1 -ые блоки памяти последовательного доступа соединены соответственно со входами j -ro арифметического блока, выходы которого соединены с с первыми входами (1 + 1)-ых блоков памяти последовательного доступа, выход i-го арифметического блока соединен с третьим входом (1 + 1)-ro арифме2 тического блока, четвертый вход 1 -го арифметического блока является входом ввода констант, при этом входы первых блоков памяти и третий вход первого арифметического блока соединены со вхо- дом процессора (2).

Недостатком этих устройств являются узкие функциональные возможности, которые заклю таятся в следующем: их структура рассчитана на одну длину исходного массива, что существенно снижает применяемость таких процессоров; ввод исходного массива информации и вывод массива результата проводятся в различном порядке следования операндов массивов, что при значительном быс тродействии каскадных процессоров выливается в дополнительное оборудование для переиндексации массивов; невозможность на том же оборудовании производить весовую обработку и вычисление корреляционных функций.

Цель изобретения — расширение функциональных возможностей за счет вьтчислв7 42S4

Каскадный процессор может работать и с меньшими массивами исходной информации. Если процессор содержит }1 ариф30 метических блоков, то это значит максимальный размер массива комплексных чисел, с которым он может работать, равен 21 . В случае подачи на его вход мечьшего массива, он устройством управления распределяется в старшие блоки памяти второй группы (началв счета блоков со входа процессора}. Работа процессора в этом случае по реализации алгоритма быстрого преобразования Фурье длится во столько раз быстрее, во сколь40 ко раз исходный массив меньше максимального, на который расчитан каскадный процессор.

4»

Таким образом, изобретение позволяет существенно расширить практически на том же оборудовании функциональные возможности каскадного процессора. Каскадный процессор может вычислять спектр и корреляционные функции с любым массивом исхоттной информации, не превышающим 2, где И- число каскадов в

11+ процессоре. Ввод и вывод информации обеспечивается в процессоре в естественном порядке. Расширение функциональных возможностей каскадного процессора спектральной обработки сигналов пс зволяет расширить область его применения, 5 образование Фурье, результат умножить на опорный спектр и нахонец провести обратное дискретное преобразование Фурье от произведения. Так, результат с промежуточных выходов 10, 11 5 можно сразу завести на вход 8 и вводить через первое арифметическое устройство, которое к этому моменту времени закончило свою работу по прямому дискретному преобразованию Фурье 10 (первый этап).

На втором этапе это арифметическое устройство обеспечит умножение результата первого этапа на опорный спектр и устройство управления разнесет произве- t5 дение по соответствующим блокам памяти второй группы. Далее процессор обеспечивает выполнение обратного дискретного преобразования Фурье.

Автокорреляционная функция вычисля- 20 ется аналогично, только в начале второго этапа вычислений первый арифметический блок от каждого комплексного значения в массиве результата первого этапа определит модуль.

8

Фор мула

6 изобретения

Каскадный процессор спектральной обра ботки сигналов,соаержащЫ h арифметических блоков, две группы по h блоков памяти последовательного доступа, выходы

1 -х блоков памяти последовательного доступа первой и второй групп соединены соответственно с первым и вторым входами 1 --го арифметического блока, первый и второй выходы каждого (кроме

}т -го), соединены с первыми входами (ч +1}-х блоков памяти последовательного доступа соответственно первой и второй группы, третий выход i -го арифметического блока, кроме (Vl-1)-го арифметических блоков, подключен к третьему входу (1 + 1 ) -го арифметического блока, третий вход первого арифметического блоха соединен со входом ввода констант процессора, о т л и ч а ю ш и и с я тем, что, с целью расширения функциональных возможностей за счет вычисления корреляционных функций, а также за счет возможности ввода и вывода информации в любом порядке, в него введены коммутатор, блок памяти произвольного доступа, индексный блок памяти, третья группа из И блоков памяти последовательного доступа, причем вход ввода констант процессора соединен с первыми входами (4-2)-х блоков памяти последовательного доступа третьей группы, выходы которых соединены соответственносо своими вторыми входами, и с четвертыми входами (1 + 1 ) — х арифметических блоков, первый выход блока памяти произвольного доступа соединен через(й -1 ) ый блок памяти произвольного доступа третьей группы с первым входом коммутатора, через Ф1-ый блок памяти произвольного доступа третьей группы со вторым входом коммутатора и непосредственно с третьим входом о го арифметического блока, первый и второй выходы которого соединены соответственно с первым и вторым входами блока памяти произвольного доступа и с первым и вторым выходами процессора, третий выход блока памяти произвольного доступа подключен ко второму входу ;) -го блока памяти последовательного доступа третьей группы, к четвертому входу р-го арифметического блока и к третьему входу коммутатора, выход которого является третьим выходом процессора, первый и второй выход первого арифметического блока соединены со вторыми входами.

И блоков памяти последовательного доступа соответственно первой и второй груп7 742948 8 пса, а его четвертый вход является входом 1, Патент США hb 3816729, щзоцессораф an. G О6 F 15/34, 1874.

Источники информапии, 2. Зарубежная радиоэлектроника, принятые во внимание при экспертизе Ж 9, 1975 (прототип).

Составитель Н. Палеева

Редактор С. Суркова Техред H. Бабурка Корректор Е. Папп

Заккз 3466/42 Тираж 751 Подписное

БНИИПИ Государственного комитета СССР по делам иеобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4