Цифровой функциональный преобразователь
Союз Советских
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
Ж
1 (61) Дополнительное к авт, свид-ву
/ (22) ЗаЯвлено 1907.76 {21) 2385724/18-24 5 м „г
G 06 F 15/20 I с присоединением заявки М
Государственный комитет
СССР по делам изобретений и открытий (23) Приоритет
Опубликовано 300680. Бюллетень Nо 24
Дата опубликования описания 300680 ($3) УД (6 8 1 . 32 7 (088.8) (72) Авторы изобретения
А.Л. Рейхенберг и P.é. Шевченко (71) заявители (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬН61Й ПРЕОБРАЗОВАТЕЛЬ т, Изобретение относится к цифровой вычислительной технике и может найти применение для аппаратной реализа" ции вычисления частного от произведения на сумму двух аргументов.
Известен цифровой функциональный преобразовагель, содержащий счетчик
--(регистр), сумматор, схемы сраннения, блок управления, дешифратор, узел объединения, схемы И и ИЛИ, триггеры, Выход счетчика подключен ко входу сумматора, выходы блока управления соединены c управляющим входом сумматора и входом счетчика (1). 15
Недостатком известного устройства янляется то, что оно не предназначено для вычисления функции частного. от произведения на сумму двух аргументов ., 20
Наиболее близким техническим ре— шением к предлагаемому является цифровой функциональный преобразователь, содержащий четыре сумматора- 25 вычислителя, два регистра, блок анализа и блок управления, причем выход блока анализа соединен с первыми управляющими входами первого, второго и третьего сумматоров-вычитателей и с входом блока управления, первые входы первого и третьего сумматоров-вычитателей подключены к выходам соответственно первого и второго регистров, управляющие входы которых соединены с первым выходом блока управления, первый и второй входы блока анализа соединены с выходами соответственно первого и третьего сумматоров-вычитателей (2). Преобразователь содержи кроме того, четыре регистра.
Недостатком преобразователя является невозможность вычисления частного.
Цель изобретения — расширение функциональных возможностей эа счет реализации функций деления.
Поставленная цель достигается тем, что выход блока анализа соединен с первым управляющим входом четвертого сумматора-вычитателя, второй выход блока управления соединен со вторыми управляющими входами сумматорон-вычитателей, выходы первого и второго регистров соединены соответственно с первыми входами второго и четвертого сумматоров-вычитателей, причем вторые входы перного, второ. 744590 го, третьего и четвертого сумм торов-вычитателей попарно соедин ны между собой и являются входами преобразователя, ныходы второг третьего и четвертого сумматор читателей являются выходами пр зователя, На чертеже представлена схе а
-каждом сумматоре-вычитателе 1 — 4 производится. алгебраическое сложение предыдущего содержания со сдвинутым впрано на ) разрядов значением одного или второго аргумента. На самом деле предыдущее значение, содержащееся в регистрах 5 или 6 сдвигается на один разряд вправо.
Разрешение на очередной сдвиг выдает блок 7 анализа, в котором кроме очередной цифры q> определяется и момент ее изменения. Если очередная цифра ц) равна предыдущей, то сдвиг не производится, При перемене знака ц) производится сдниг содержаний в регистрах 5 и б на один разряд.
В случае, когда содержания сумматоров-вычитателей 1 и 3 равны, процесс вычисления окончен и блок 7 анализа выдает в блок 8 управления сигнал останова. Так как сигналы перехода к Следующему сдвигу и останова формируются в разные моменты времени, их можно передавать по одному проводу. По сигналу останова блок 8 перестает выдавать тактовые импульсы для следующей итерации.
Для подавляющего большинства значений аргументов процесс вычисления функций оканчивается на итерации, номер которой меньше и. В таблице приведен пример вычисления укаэанных функций для аргументов Х = 0,5 и
У = 0,5. Иэ таблицы видно, что для этого случая необходимо только три итерации.
Минимальное время вычисления указанных функций равно в тактах
Т(2 + 2 для случая использования параллельных сумматоров-вычитателей.
I в-выобраj,)ь4 д ч4 z, и1
0 1,0 0,0 -1 0,0 1,0
1 0,75 0,25 -1 0,25 0,75
1 0,5 0,5 +1 0,5
0,5
Точность вычисления определяется длиной разрядной сетки регистров сдвига и сумматоров-вычитателей.
После окончания процесса вычисления в,сумматорах-вычитателях 1 и 3 содержится значение функций
2 ХУ/(Х + У), в суМматоре-вычитателе
2 содержится значение функций
2 х (Х + У), а в сумматоре-нычитателе 4 содержится значение функций
2 y /(Х + V) .
Сравнительные испытания показали, что предложенный ЦФП позволяет вычислять три укаэанных функции одновременно в одном итерационном цикле, длительность которого значительно меньше времени вычисления даже одной из укаэанных функций традиционными устройства.
Устройство содержит сумматоры-вычитатели 1, 2, 3 и 4, регистры 5 и б, блок 7 анализа, блок 8 управления.10
Работа предложенного ЦФП основана на раэностно-итерационном алгоритме,, 2ху
ХО=Х Х =Х tg Х 21 и y+ó +4
У=У У =У-cj>p 2 У ,(+Л J A . у (5 + (п и „ — хj >rО;1=от. я (пРИ v.-— х (О
j lZxX
20 Ао 24+4 еь Ч, х 2.- ><+ у, ()„.,„= u„+ q,„" >. <- ц
2У 20
v+ У
Реккурентные соотношения предложенного алгоритма обладают групповыми свОйствами и вычисляются ОДИОвременно в одном цикле, состоящем из числа итераций, равного или меньше п, где n — число разрядов одного из аргументов.
Вычисления в предложенном ЦФП осуществляются следующим образом.
Первое соотношение алгоритма реализуется в сумматоре-вычислителе 1, второе — в сумматоре-вычислителе 3, третье — в сумматоре-нычислителе 2 и четвертое — в сумматоре-вычислителе 4. Логическое условие У вЂ” x q0 35
J 3 находится в блоке 7 анализа.
Перед началом работы сумматорывычитатели 1 — 4 и регистры 5 — 6 устанавливаются н нулевые состояния-.
Затем н регистр 5 и сумматоры-ны- 40 читатели 1 и 2 заносится аргумент
Х, а в регистр б и сумматоры-вычитатели 3 — 4 заносится аргумент У
Включается генератор тактовых импульсон в блоке 8 управления, с выходон которого тактовые импульсы подаются на регистры 5 — б и сумматоры-вычислители 1-4. Начиная со второй итерации с первого входа блока 8 управления н зависимости от сигнала с блока 7 анализа предварительно.подается импульс сдвига, который сдвигает содержание регистров 5 — б на один разряд вправо от запятой (в сторону младших разрядов) и устанавливает их старший разряд 55 в нулевое состояние. В зависимости от соотношения содержаний сумматоров-вычитателей 1 и 3, т.е. от значения очередной цйфры оператора q), в сумматорах-вычитателях 1 — 4 выполняю 1ся операции сложения или вы- читания. При q = 1 сумматоры-"вычита3 тели 2 и 3 выполняют вычитания. При
g1 = -1 Режим их работй меняется на обратный. В любой итерации в 65
744590
Формула изобретения
2к
/+У
2ху
Я Ф У
ЦНИИПИ Заказ 3795/14 Тираж 751 Подписное
Филиал ППП Патент, r. Ужгород, ул. Проектная, 4техническими средствами. Это дает возможность повысить производйтель ность работы специализированных вычислительных или управляющих комплексов. Предложенный ЦФП состоит из стандартных цифровых схем и элементов, его структура обладает большой регулярностью и однородностью, что позволяет реализовать ее в виде
БИС.
Моделирование предложенного ЦФП на ЭВМ Минск-22 показало большую эффективность вычисления указан- ных функций в отдельном специализированном вычислительном блоке.
Цифровой функциональный преобразователь, содержащий четыре суммато- 20 ра=вычислителя, два регистра, блок анализа и блок управления, причем выход блока анализа соединен с первыми управляющими входами первого, второго и третьегб сумматоров-вы- 25 читателей и с входом блока управления, первые входы первого и третьего сумматоров-вычитателей подключены к выходам соответственно первого и второго регистров, управляющие 30 входы которых соединены с первым выходом блока управления, первый и второй входы блока анализа ссединены с выходами соОтветственно первого и третьего сумматоров-вычитателей, отличающийся тем, что, с целью расширения функциональных возможностей эа счет реализации функции деления, выход блока анализа соединен с первым управляющим входом четвертого сумматора-вычитателя, второй выход блока управления соединен со вторыми управляющими входами сумматоров-вычитателей, выходы первого и второго регистров соединены соответственно с первыми входами второго и четвертого сумматоров-вычитателей, причем вторые входы первого, второго, третьего и четвертого сумматоров-вычитателей попарно соединены между собой и являются входами преобразователя, выходы второго, третьего и четвертогО сумматоров-вычитателей являются выходами преобразователя.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
9 453697, кл. G 06 F 15/32, 9.01.73.
2. Авторское свидетельство СССР
Р 521570, кл. G 06 Г 15/34, 3.07.73.
