Многоканальный коммутатор

 

Союз Советских

Социалистических

Республик

НИЕ

ИЗОБРЕТЕНИЯ

<>765849

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 25 ° 12 ° 78 (21) 2701982/18-24 (53)M Кп

G 08 С 15/06 с присоединением заявки Ио(23) Приоритет—

Государственный комитет

СССР оо делам иаооретений и открытий

Опубликовано 230980. Бюллетень Мо 35 (53) УДК 621. .398(088.8) Дата опубликования описания 25. 09, 80 (72) Авторы изобретения

Г.В. Антонов, В.И. Финаев и A.Ï. Мамонов

Таганрогский радиотехнический институт им. В.Д. Калмыкова (71) Заявитель (54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР

Изобретение относится к технике связи, а именно к задаче повторения узлов коммутации сообщений на сетях передачи дискретной информации в интегрированных ACT промышленных предприятий.

Известны устройства коммутации сообщений, нашедшие широкое применение при решении задач передачи сообщений от источников информации к потребителю в информационно-вычислительных комплексах и системах передачи данных.

Известно устройство адресного управления коммутацией сообщений, содержащее источники сообщений, выходы которых связаны с входами узла предварительной коммутации и через элементы ИЛИ вЂ” с первыми вхрдами уз-20 ла синтеза входных воздействий, выходы которых соединены с первыми входами блока управления, первый выход которого соединен со вторым входогл.узла синтеза входных элемен- 25 тов И, вторые входы которых соедине. ны с выходами узла предварительной коммутации, а выходы — с входами накопителей сообщений, первые выходы которых соединены с шинами 30 направлений передач, а вторые — с входами блока селекции управля:ощих воздействий, выход которого соединен со вторым входом, блока управления (1 .

Наиболее близким по технической сущности к предложенному является многоканальный коммутатор, содержащий информационные блоки, выходы которых соединены с первыми входами буферного коммутатора и первого элемента ИЛИ, блок управления, первые входы которого соединены с выходами дешифратора, первые входы которого соединены с выходом первого элемента ИЛИ, а второй вход — с первым выходом блока управления, вторые выходы которого соединены соответственно с первыми первых элементов И, вторые входы которых соединены с первыми выходами буферного коммутатора, а выходы — с первыми входами накопителей информации соответственно, адаптивный коммутатор, выход которого соединен с третьим входом блока управления, а вторые входы - со вторыми выходами накопителей информации, входы с первыми четвертые и пятые элементы И, второй и третий элементы ИЛИ, генератор, передающие блоки, 76 584 9 первые выходы которых соединены с направлениями передач, вторые выходы — co вторыми входами блока управления, первыми входами адаптивного коммутатора, входами второго элемента ИЛИ, вторыми входами вторых элементов И, вторыми входами пятых элементов И и первыми инверсивными вхо.дами третьих элементов И, выходы которых соединены с входами передающих блоков, а входы с первыми выходами накопителей информации и первыми входами вторых элементов И, выходы которых соединены с входами третьего элемента ИЛИ, выход которого соединен с другим входом первого элемента

ИЛИ и со вторым входом буферного коммутатора, второй выход которого соединен со вторым входом четвертого элемента И, первый вход которого соединен с выходом второго элемента ИЛИ, а выход — c входом генератора, выход которого соединен с первыми входами пятых элементов И, выходы которых соединены со вторыми входами накопителей информации соответственно.

Причем адаптивный коммутатор со» держит дешифраторы, блоки деления, регистры режимов, разделитель сигналов, блоки умножения, элементы

И, причем гервые входы блока соединены с входами дешифратора, выходы которых соединены с первыми входами соответствующих блоков деления, вторые входы которых соединены с выходами блоков умножения, а выходы— с первыми входами разделителя сигналов, выход которого является выходо л адаптивного коммутатора, а выходы регистров режимов соединены соответственно с первыми входами элементов, И, вторые входы которых соединены со вторыми входами адаптивного коммутатора и вторыми входами разделителя сигналов, а выходы — с соответствующими входами блоков умно жения (2 .

Однако в известных устройствах, если канал связи окажется в нерабочем состоянии вследствие высокого уровня помех либо отказа, то по сигналу аппаратуры передачи данных начинается перераспределение сообщений, стоящих в очереди накопителя к данному отказавшему каналу. Причем информация поступает на вход коммутатора. т,е. перераспределение происфсодит заново и на него тратится время, а также возникают затраты на очередные задержки времени в новых очередях. Это приводит к дополнительным затратам по времени доставки информации, срывам по доставке информации и требуемые .сроки.

Цель изобретения — повышение быстродействия многоканального коммутатора.

Указанная цель достигается тем, что в многоканальный коммутатор, 20

55 б0

m передатчиков информации, первые выходы которых соединены с соответствующими вторыми входами адаптивного коммутатора и третьими входами первого. блока управления, вторые выходы m передатчиков соединены с соответствующими m выходами многоканального коммутатора, введены блок ключей, второй блок управления и дополнительные элементы ИЛИ, вторые и третьи выходы накопителей информации соединены с первыми входами второго блока управления и блока кл.о чей соответственно, выходы блока ключей соединены с входами соответствувщих m передатчиков, первые и третьи выходы которых соединены соответственно с первыми и вторыми входами соответствующих дополнительных элементов ИЛИ, выходы которых соединены со вторыми входами второго блока управления, выходы второго блока управления соединены с сбответствующими вторыми входами блока ключей.

Кроме того, второй блок управления содержит элемент контроля состояния канала, дешифратор адреса, элемент выбора приоритета, распределитель, переключатель, элементы

И, ИЛИ и элемент задержки, первые входы элементов И соединены с первыми входами второго блока управления. выходы элементов И соединены с соответствующими входами дешифратора адреса и первыми входами переключателя, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом распределителя, выходы распределителя соединены се вторыми входами соответствующих элементов И и вторыми входами переключателя, выходы дешифратора адреса соединены с соответствующими первыми входами элемента контроля состояния канала и входами второго элемента ИЛИ, выход которого через элемент задержки соединен со вто рым входо л первого Ълемента ИЛИ, содержащий и источников информации, выходы которых соединены с соответствувщими и входами элемента ИЛИ, и буферного коммутатора, m выходов которого соединены с первыми входами соответствующих элементов И, выход элемента ИЛИ соединен с первым входом дешифратора, выходы, которого соединены с соответствующими первы.ми входами первого блока управления, первый выход которого соединен со вто10 рым входом дешифратора,вторые выходы первого блока управления соединены со вторыми входами соответствующих элементов И, выходы которых соединены с входами соответствующих накопителей

15 информации, первые выходы которых соединены с соответствующими первыми входами адаптивного коммутатора, выход которого соединен со вторым входом первого блока управления, и

765849 вторые входы элемента контроля состояния канала соединены с вторыми входами второго блока управления, выходы элемента контроля состояния канала соединены с соответствующими входами элемента выбора приоритета, выходы которого соединены с выходами второго блока управления..

На фиг. 1 приведена структурная схема многоканального коммутатора; на фиг,, 2 — блок-схема второго блока управления. !

О

Многоканальный коммутатор содержит источники информации 1 -1П, буферный коммутатор 2, элемент ИЛИ 3, дешифратор 4, первый блок 5 управления, элементы H 6 -6m, накопители 15

7 -7гп информации, адаптивный коммутатор 8, передатчики 94-9,п.информации, дополнительные элементы ИЛИ

10 -10щ, второй блок 11 управления, блок 12 ключей; 131-13,„- выходы глно- Щ гоканального коммутатора.

Второй блок 11 управления (см. фиг. 2). содержит элементы И 14, элемент 15 контроля состояния канала, элемент 16 выбора приоритета, 25 распределитель 17, дешифратор 18 адреса, элементы ИЛИ 19 и 20, элемент 21 задержки, переключатель 22, первые 23 вторые 24 входы и выходы

25 второго блока 11 управления.

Многоканальный коммутатор работает следующим образом.

Сообщения иэ источников информации

11-1д поступают на входы буферного коммутатора 2 и через элемент ИЛИ 3в дешифратор 4, устанавливающий соответствие адреса поступившей информации одному из элементов множества входных воздействий первого блока

5 управления. Еели множество адресов поступившей информации Х, то элемен- 40 ты его Xj образуют подмножества X, которые и являются элементами множества входных сигналов первого блока

5 управления. Таким образом, на один из первых входов блока 5 управления подается от дешифратора 4 сигнал, по которому блок 5 управления, представляющий собой адаптивный блок управления, построенный на базе автомата с переменной структурой, 50 синтезирует сигнал управления на одном из вторых его выходов, который подается на второй вход одного из вторых его выходов, который подается на второй вход одного из элементов

И 6 -6„П(1-ый номер которого соответствует выбранному блоком 5 управления направлению коммутации). Через элемент И 6 i, открытый блоком

5 управления, сигнал проходит в один из накопителей информации 7 и ста- 40 новится в очередь на передачу. Адаптивный коммутатор 8 анализирует происшедшее изменение состояний накопителей 7 -7щ информации следующим образом. 65

Длины очередей в накопителях 7 -7,„ должны выдерживаться в пропорциях

m ц,=п p;„

j4j где 11;. - длина очереди в накопителе

7», длительность передачи информации по j-ому направлению передач выходу 13.

Выражение (1) определяется следующим выводом. Из теории массового обслуживания известно, что

Р»

Р1 =1 7 ()

1 1 р. где P; — загрузка канала по 1-ому направлению.

Ожидаемая длительность задержки информации по i îìó направлению передач выходу 13 определяется формулой (з)

Pj l3j

1-,з„. функция блока 5 управления состоит в осуществлении одинаковых задержек информации по всем направлениями передач выходов 13 -13п1, следовательно

Приравнивая уравнение (3)п для каждого i,ó÷èòûâàÿ (2), получают выражение (1).

Таким образом, адаптивный коммутатор 8 оценивает выполнение условий (1) с заданной точностью.

Если условие (1) выполняется, то коммутатор 8 выдает сигнал "Поощрение" в виде единичного импульса на второй вход блока 5 управления, и выдает сигнал "Штраф" в виде нулевого потенциала, если условие (1) не выполняется.

Сигналы "Штраф" и "Поощрение" опре деляют поведение и синтез сигналов управления блоком 5 управления следующйм образом. В исходном (начальном) состоянии в блок 5 управления вводятся начальные условия задачи управления, определяемые априорно в виде уставок цифровой информации на основании данных соответствия вероятностей коммутации сообщений адре-. сов Xj по управлению .Z>. Затем в процессе функционирования многоканального коммутатора посредством сигналов "Штраф" и Поощрение" происхо-. дит изменение и корректировка значений вероятностей матрицы соответствия входа X выходу Z> . По первому выходу первого блока 5 управления на дешифратор 4 проходит сигнал, определяющий запрет по приему дешифратором 4 последующей информации на время обработки блоком 5 ранее поступившей информации.

765849

Однако канал связи может быть в нерабочем состоянии вследствие отказа либо высокого уровня помех, что выявляется передатчиками 9, -9 rn информации. С первых выходов передатчиков 9 -9гг1снимается сигнал нерабочего сОстояния канала и подается на вторые и третьи входы адаптивного коммутатора 8 и первого блока 5 управления соответственно, и тем самым из закона управления исключацтся работающие каналы на врегля их не- 10 исправности, и коммутация сообщений блоком 5 управления по неработающим каналам становится невозможна, Ниже рассматривается работа второго блока 11 управления. Сигналы не- f5 рабочего состояния канала с первого выхода передатчиков 94 -9гп и сигналы занятости их с третьего выхода через вторые элементы ИЛИ 101-10 П1подают на вторые входы 24 блока управления 11, а именно на вторые входы элемента 15 контроля состояния канала.

На первые входы 23 второго блока управления 11 подаются адреса информации, стоящей первой в очередь на передачу в накопителях 7 -7щ.

Посредством распределителя 17 производится последовательно во времени подключение адресов накопителей 7„ -71, к дешифратору 18 адреса. Через элементы И 14 дешифратор 18 шифрирует ЗО множество входящих адресов Х в подмножества Х„. Причем i-ому подмножеству соответствует i-ый выход дешифратора 18, или по каждому i-ому åõîðó дешифратора 18 реализуется 35 дизъюнкция элементов подмножества Х

Управление распределителем 17 осуществляется следующим образом.

Если на Yi-ом выходе распределителя

17 присутствуют потенциал (при от- 4р сутствии потенциалов на остальных выходах), а в i-ом накопителе 7 нет информации, то о евидно должно быть осуществлено быстрое переключение распределителя 17 на .(у» + ))-ый выход, что осуществляет 45 переключатель 22, построенным на элементах И, ИЛИ, НЕ для реализации следующей функции: "1"1л(гч ч "гМ х л(г ч, У ),5р

° " гВ,ХП Л К чугч.„чУ )чУ Х л(У чУ ч у ) гтрк ) где Х вЂ” аргумент функции f, интерпретирующий отсутствие ф информации в накопителе 7.

Таким образом, переключатель 22 всякий раз при выполнении условия отсутствия. информации в накопителе

7 при включении выхода у, распределителя 17 осуществляет бйстрое переключение его на выход у1н ° Если d0 имеется информация в накопителе 7 и. сигнал на выходе у,, то значение

О, а сигнал на переключение распределителя 17 снимается с выхода элемента ИЛИ 19, и, после за- 65 держки элементом 21 на время, равное коммутации информации из накопителя 7, в выбираемый переда=чик подается через элемент ИЛИ 20 на управляющий вход распределителя 17.

Передатчики 9„ — 9гпдля коммутации информации из накопителя 7 выбирают следующим образом. На вторые входы элемента 15 поступает информация о неисправных каналах и занятых передатчиках. Каждому множеству установлено допустимое множество направлений коммутации Z, причем известен приоритет коммутации информации подмножества X,ïî элемента Z к множества 2> . Например, когда неисправен первый канал и пришла информация с накопителя 7 и ког мутация его возможна по напоавлениям 2<, Z z

2 с приоритетом включений по 2, затем по 2 г и по 2>, так как направление Z„ неисправно, то осуществлена коммутация по направлению Z г (выход

25г).

Выделенные элементом 15 контроля состояния канала сигналы множества

Z> поступают на элемент 16 выбора приоритета, где реализуется известными схемами выбор старшего по приоритету сигнала Z < из множества Z 1. Выбран-. ный сигнал 2 поступает с одного из выходов 25 второго блока 11 управления на соответствующий вход блока

12 ключей и разрешает прохождение сообщения иэ накопителя 7„ в передатчик 9 х для последующей коммутации по направлению выхода 13к .

Блок 12 ключей реализуется на .элементах ИЛИ, И для выполнения следующей функции: л„,л» vf f л» л.„л» ч... где f; - логи:::еская функция по каждому выходу f блока

12, реализуемая как „=z„„x; где Х - элемент подмножества Х .

Эффективность предлагаемого устройства можно оценить следующим образом.

Пусть в известном устройстве отказал i-ый канал, и в соответствующем накопителе 7 имеется в очереди гл сообщений. Если время на определение направления коммут ции блоком 5 управления равно ti, время на перекачку сообщения из накопителя 7; в другие накопители равно tg, то возникающую дополнительную задержку ин формации в многоканальном коммутаторе можно оценить как

W1 m(t„+ t2)

В предлагаемом устройстве за счет введения второго блока 11 управления время задержки возрастает на время необходимое для выбора направления коммутации дополнительно введен765849 ным блоком 11, но за счет исключения времени,, соизмеримости времени

t < и сз эффективность и быстродействие предлагаемого устройства резко возрастает и в количественном отношении определится формулой п (4 + 2) а 1

О - частотность возникновения нерабочего состояния;

m — среднее число перераспредсляемой информации при возникновении нерабочего состояния канала. где

Формула изобретения

1. Многоканальный коммутатор, содержащий и источников информации, 20 выходы которых соединены с соответствующими и-входами элемента ИЛИ и буферного коммутатора, m выходов буферного коммутатора соединены с первыми входами соответствующих элементов И, выход элемента ИЛИ сое- 2 динен с.первым входом дешифратора, выходы которого соединены с соответствующими гервыми входами первого блока управления, первый выход которого соединен со вторым входом ЗО дешифратора, вторые выходы первого блока управления соединены со вторыми входами соответствующих элементов

И, выходы которых соединены с входами соответствующих накопителей ин- 35 формации, первые выходы которых соединены с соответствующими первыми входами адаптивного коммутатора, выход которого соединен со вторым входом .первого блока управления и m передат40 чиков информации, первые выходы которых соединены с соответствующими нторыми входами адаптивного коммутатора, и третьими входами первого блока управления, вторые выходы m передатчиков соединены с соответстну- 45 ющими m выходами многоканального коммутатора, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия многоканального коммутатора, в него введены блок ключей, второй блок управления и дополнительные элементы ИЛИ, вторые и третьи выходы накопителей информации соединены с первыми входами второго блока управления и блока ключей соответственно, выходы блока ключей соединены с входами соответствующих а передатчиков, первый и третьи выходы которых соединены соответственно с первыми и вторыми нходами соответствующих дополнительных элементов ИЛИ, выходы которых соединены со вторыми входами второго блока управления, выходы второго блока управления соединены с соответствующими вторыми входами блока ключей.

2.,коммутатор по п. 1, о т л ич а ю шийся тем, что второй блок управления содержит элемент контроля состояния канала, дешифратор адреса, элемент выбора приоритета, распределитель, переключатель, элементы И, ИЛИ и элемент задержки, первые входы элементов И соединены с первыми входами второго блока управления, выходы элементов И соединены с соответствующими входами дешнфратора адреса и первыми входами переключателя, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом распределителя, выходы распределителя соединены со вторыми входами соответствующих элементов И и вторыми входами переключателя, выходы дешифрато-. ра адреса соединены с соответствующими первыми входами элемента контроля состояния канала и входами второго элемента ИЛИ, выход которого через элемент задержки соединен со вторым входом первого элемента ИЛИ, вторые входы элемента контроля состояния канала соединены со вторыми входами второго блока управления, выходы элемента контроля состояния канала соединены с соответствующими входами элемента выбора приоритета, выходы которого соединены с выходами второго блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке 9 2476766/18-24, кл. G 08 С 15/06, 1977.

2. Авторское свидетельство СССР по заявке М 2636157/18-24, кл. G 08 С 15/06, 1978 (прототип)