Регистр

 

Сонээ Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

771725 (61) Дополнительное к авт. свид-ву (22) Заявлено 180778 (21) 2646979/18-24 с присоединением заявки Ì9 (23) Приоритет

Опубликоваио15.10.80. Бюллетень Мо 38

Дата опубликования описания 25. 10. 80 (51)М. Кл.

11 C 19/00

Госуцарственный комитет

СССР по целам изобретений и открытий (53) УДК 681. 327..66(088.8) (72) Автор изобретения

N.Ã.3èñêèí (71) Заявитель (54 ) РЕГИСТР

Изобретение относится к области вычислительной техники и может быть использовано в устройствах, предназначенных для хранения, и обработки больших массивов цифровой информации.

Известны регистры I1),(2), содержащие цепочки из последовательно соединенных D-триггеров, выход каждого из которых соединен с информационным (D-входом) входом последующего триггера, а выходы синхронизации (С-входы) соединены между собой и подключены к источнику тактовых импульсов.

При практической реализации таких схем, в частности на микросхемах, возникает проблема, связанная с ограниченной нагрузочной способностью элементов (например микросхем), используемых в качестве источников тактовых импульсов. Например, широко используемые в практических разработках микросхемы серий 130, 133, 136 обеспечивают максимальную нагрузочную способность не более 20 входов микросхем соответствующей серии. Это приводит к тому, что число триггеров в регистре ограничено и невелико.

Например, для указанных серий микросхем (учитывая, что С-вход

D-триггера представляет собой на- . грузку, эквивалентную 2 входам микросхемы) число триггеров в указанном регистре не превышает 10.

Однако часто возникает потребность составления регистров из значительно большего числа триггеров.

Известна схема регистра )3), которая позволяет соединять большее число триггеров в- регистр. Эта схема содержит О-триггера, объединенные в группы. В каждой группе С-входы триггеров соединены менарду собой и подключены к выходу соответствующего логического элемента, входы которых подключены к выходу источника тактовых импульсов.

Количество триггеров в каждой группе определяется нагрузочной способностью логических элементов, подключенных к С-входам этих триггеров. Например, для указанных серий микросхем количество триггеров в группе не более 10. Однако эта схема накладывает на логические

771725 элементы жесткие требования в части разброса их характеристик (а имен-. но,.времени задержки сигнала при прохождении данного элемента).

Величина задержки сигнала в логическом элемента задается, как правило, своей максимальной величиной и может принимать любые значения, не превышающие максимальное. Особенно велики разбросы величин задержки сигнала в микросхемах, взятых из разных партий {что имеет место при серийном производстве), и в предельных климатических условиях (что имеет место при эксплуатации аппаратуры) ° Поэтому может иметь место ситуация, когда задержка сигнала в триг- t5 гере не превышает задержки в одном из логических элементов..Если такое

"состязание" имеет место для триггера, последнего в своей группе и для логического элемента, соединенного щ с С-выходами последующей группы триггеров, то будет наблюдаться сбой информации.

Информация {"единица") совершает перемещение по .регистру только в том случае, если "единица", поступающая на D-вход триггера опережает фронт тактового импульса, поступающего на

С-вход того же триггера.

В рассматриваемом случае t „(Г, где с - задержка сигнала в трйггере, С вЂ” задержка сигнала в логическом элементе (вероятность этого тем больше, чем больше число триггеров в регистре). Поэтому к моменту, когда на С-входе последнего триггера M появится фронт тактовых импульсов, на его 0-входе уже присутствует нулевой потенциал. Следовательно, триггер не изменит своего нулевого состояния. Будет наблюдаться сбой информации.

Таким образом, недостатком известной схемы является ее низкая помехоустойчивость (возможность сбоя информации в регистре за счет разброса величин временной задержки сигнала в элементах схема в сложных условиях).

Наиболее близким из известных по технической сущности является схема регистра (4), которая некритич- ®О на к разбросу параметров составляющих ее элементов. Этот регистр также состоит из последовательно соединенных 0-триггеров, объединенных в группы. В .каждой группе С-выходы 35 триггеров соединены между собой и подключены к выходу источника тактовых импульсов и соответствующего логического элемента. Эти логические элементы включены последовательно @ через инверторы.

В этом регистре подача тактовых. импульсов на соответствующие группы .триггеров осуществляется таким образом, что на группы триггеров, находящиеся в начале цепочки триггеров регистра, поступают тактовые импульсы с логических элементов, имеющих наибольшую задержку относительно тактовых импульсов на источнике. Так как логические элементы и ннверторы включены последовательно один за другим, то выходной сигнал каждого предыдущего элемента опережает выходной сйгнал каждого последующего.

Явление "состязание" задержек среди логических элементов такой цепочки отсутствует принципиально. Поэтому (учитывая, что еще имеется задержка в самом триггере) при любых соотношениях задержек любых элементов схемы регистра фронт тактового импульса на С-вход любого триггера приходит уже после того, как на 0-входе того же триггера имеется "единица".

Однако при прохождении по цепочке элементов тактовые импульсы получают постоянно возрастающую задержку, относительно сигналов на источнике. При этом необходимым условием работоспособности схемы является условие: задержка сигнала в вышеуказанной цепочке не должна превышать периода тактового сигнала. В противном случае будет наблюдаться сбой "ïåðåñêîê единицы").

Следовательно число элементов, а, следовательно, и число групп триггеров в известной схеме регистра ограничено, особенно, при сравнительно высоких частотах тактовых импульсов, а именно, число групп триггеров i в известном регистре определится как 1 + —, где T — период следования тактовых импульсов; средняя суммарная задержка одного инвертяра и одно- . го логического элемента.

Для одной из самых быстродействующих серий микросхем 130 при частоте тактовых импульсов 10 мГц число групп в регистре не превышает 3, т.е. регистр может содержать не более 30 триггеров.

Однако на практике иногда возникает иеобходимость соединения в регистр нескольких сот триггеров.

Целью изобретения является повышение помехоустойчивости регистра за счет устранения опасных "состязаний" триггеров, входящих в группы.

Поставленная цель. достигается тем, что в регистр, содержащий последовательно соединенные группы m 0триггеров, (где m - -число разрядов), источник тактовых сигналов, выходы которого соединены со входами первых инверторов, введены вторые инверторы, входы которых соединены с выходами первых инверторов, выходы первых инверторов подключены к Свходам 0-триггеров нечетных групп, 771725 а выходы вторых инверторов соединены с С-входами 0-триггеров четных групп.

На чертеже показана функциональная схема предложенного регистра.

Он содержит 0-триггеры 1-1 - 1-m в группах 2-1 — 2-й, источник тактовых сигналов 3, первые инверторы

4-6, вторые инверторы 7-9 °

Регистр работает следующим образом.

"Единица" поступает на 0-вход первого триггера 1-1 регистра и при поступлении на С-вход тактовых импульсов информация начинает перемещаться по триггерам первой группы

2-1 регистра

ЗАД 4 ? где „- временной интервал (задержка в элементах схемы) между сигналом источника тактовых импульсов 3 и сигналом элемента 7 (тактовым сигналом триггеров второй группы 2-2), Š— временной интервал между сигналом источника тактовых импульсов 3 и окончанием сигнала на выходе триггера 1-1 первой группы 2-1 (моментом присутствия "единицы" на 0-входе триггера

1-1 второй группы 2-2);, — + + С

Т

2. 4 тГ где Т вЂ” период следования тактовых импульсов.

Перемещение .информации по 0-триггерам первой группы 2- 1 осуществляется при помощи тактовых импульсов, которые задержаны относительно сигнала источника тактовых импульсон

3 на величину С . "Единица" с выхода последнего 0-триггера 1-к первой группы 2-1 будет приложена к D-входу первого триггера 1-1 второй груп-. пы 2-2. Но в качестве тактовых импульсов этого триггера используются импульсы с выхода элемента 7, которые поступают с инвертора 4.

Эти импульсы являются протифазными по отношению к тактовым сигналам. Поэтому при выполнении условия: к моменту поступления фронта тактового импульса на С-вход триггерана его 0-нходе должна быть "единица" или

1 „(С, где с= — + +с + c т

2, 4 тг где T — период тактовых импульсон, à — задержка сигнала на элемен4 те 4,. задержка сигнала н триггетг ре 1-m.

Информация переходит на первый триггер 1-1 второй группы 2-2 и.далее начинает перемещаться. Далее при

S !

О

t5

d0

65 переходе к следующей группе переход информации осуществляется аналогич ным образом.

Условие (1) является легко выполнимым практически при любых частотах следования тактовых импульсов (в пределах быстродействия триггеров) °

Рассмотрим пример реализации условия (1) для микросхем .одной из самых быстродействующих серий 130 при частоте-тактовых импульсов 10 мГц:

00 50 ННсс

2 2.

С, 1. . — задержка сигнала н одном из логических элементов при всех условиях не может превышать 18 нс, С >30 нс нри тех же условиях.

Будем считать с запасом в сторону большей устойчивости схемы регистра, что задержка инвертора и триггера в пределах указанных значений может принимать любые значения вплоть до 0 нс. Тогда

=(О-36)нс С = 80 нс + (0-18)нс + (О-30)нс

=(50-98)нс. Отсюда видно, что условие (1) выполняется при любых условиях.

Если число инверторов 4-9 превышает нагрузочную способность источника тактовых сигналов 3, что, например, для рассматриваемой серии микросхем 130 соответствует подключению 20 первых инверторов и 20 вторых инверторов и соответственно

400 триггеров в цепи регистра, то вся цепочка источника тактовых сигналов и инверторов может быть повторена еще необходимое число раз. Таким образом, предлагаемая схема регистра позволяет соединять в цепочку регистра сколь угодно большое число триггеров. При этом необходимо отметить, что суммарная полезная задержка информации в регистре уже не будет равна т: м, где Т вЂ” период следования тактовых импульсов, М вЂ” число триггерон в регистре, и будет меньше этой величины на — ч, где t — число групп триггеров регистра. Однако, это уменьшение задержки может быть легко скомпенсировано..увеличением числа триггеров н регистре.

Технико-экономическая эффективность данного изобретения заключается в том, что оно позволяет реализовать схемы регистров со.сколь угодно большим числом триггеров

s них на типичной элементной базе, например на микросхемах. При этом к элементной базе не предъявляется особь-х требований и она может использонаться без предварительного отбора элементов.

Использование регистров с большим числом триггеров позволяет в

771725

Формула изобретения

20 (2 д Г 24

2-1

Составитель А. Воронин

Редактор Н. Каменская Техред И, Петко Корректор И.Вигула

Заказ 6706/64 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ряде необходимых случаев одновременно обрабатывать большие массивы информации, вместо последовательной обработки этой информации по усложненным программам, например при декодировании многоимпульсных кодовых посылок с большой временной базой и с разрешающей способностью, не превышающей длительность импульса кодовой посылки.

Таким образом, использование "длинных" регистров позволяет при решении определенных технических задач за счет одновременной обработки информации и отсутствия отбора элементов снизить стоимость аппаратуры.

Регистр, содержащий последовательно соединенные группы m,Î-триггеров (где m — число разрядов регистра), источник тактовых сигналов, выходы которого соединены со входами первых инверторов, отличающийся тем, что, с целью повышения помехоустойчивости регистра эа счет устра нения опасных состязаний триггеров, входящих в группы, в него введены вторые инверторы, входы которых соединены с выходами первых инверторов, выходы первых инверторов подключены к С-входам 0-триггеров нече ных групп, а выходы вторых инверторов соединены с С-входами 0-триггеров четных групп.

Источники информации, принятые во внимание при экспертизе

1. Лебедев О.Т. Конструирование и расчет электронной аппаратуры на основе интегральных микросхем

"Машиностроение", Л., 1976, с. 254255.

2. Дроздов E.A. и др. Автоматическое преобраэование и кодирование информации. M., "Советское радио", 1964, с. 117-124.

3. "Дешифратор" 3.051.081, Челябинск, техническое описание, 1978.

4. "Формирователь контрольных точек 3.051.131, ТО, Челябинск, 1978 (прототип).