Умножитель частоты импульсов

 

О П И С АН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТИЛЬСТВУ

Союз Советских

Социелнстическнх республик

<11 78О1 75 (61) Дополнительное к авт. сеид-ву (22) Заявлено 070378 (21) 2587001/18-21 с присоединением заявим Ио (23) Приоритет

Опубликовано 15118Q Бюллетень Н9 42

Дата опубликования описания 151180 (51)м. кл.

H 03 К 5/156

Государственный комитет

СССР по делам нзобретеннй н открытнй (5Ç) УДЫ 621. 373..4(088.8) (72) Автор изобретения

Ю ° Â. Каллиников (71} Заявитель! (54) УМНОЖИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ делителей частоты, каждый из которых состоит из счетчика делителя и регистра памяти, соединенных разрядами через схему переноса кода, блокфвычитания частот, блок суммирования частот, двоичный умножитель частоты, триггер со счетчика входом, три схемы переноса кода и переключающий элемент (23.

Это устройство реализует следующий, алгоритм:.(;,„)=K „(t,) "", " f"(,) ), (i) где Г, (Т ) - текущее значение вых0д1+. ной умноженной частоты в + 1-м периоде входного сигнала, f (tÄ,) — мгновенное значение входной частоты в ce" редине i-ro периода, а.f„(t„) - приращение мгновенного значения входной частоты за время i-го периода, f (t ) — среднее значение перК 1 вой производной по вре-. мени входной частоты в t-м периоде, коэффициент умножения, Изобретение относится к областИ автомаТики и вычислительной техники и может быть использовано в информационно-измерительных и управляющих системах для уменьшения динамической погрешности при умножении частоты следования импульсов.

Известно устройство умножения частоты следбвания импульсов; основгйнбе на обратно-пропорциональном преобразовании в частоту, кода, пропорционального периоду входной частоты, уменьшенному в число раз, равное коэффициенту умножения, и содержащее, например, генератор опорной частоты, 15 блок управления, управляемые делители частоты, управляющий счетчик и схемы переноса кода 111 .

Недостатком укаэанного устройства является запаздывание на один период 20 в передаче изменяющейся информации, ограниченная динамическая точность и область применения в основном для медленно изменяющихся сигналов.

Наиболее близким техническим реше" 25 кием к данному изобретению является устройство умножения частоты следования импульсов, содержащее блок управления, генератор опорной частоты, управляющий счетчик, четыре управляемых 30 л л.,ъ лл л лч" .

Р 1 Р

: ",1

2 780175 текущее время в интервале t. i t с t;+ и t. — начало и конец i + 11 i+1

ro периода Т„

Сигнал, пропорциональный первой производной по времени входного сигнала, получается путем деления приращения сигнала, пропорционального входной частоте, на временной интервал, равный закончившемуся периоду .входной частоты, на котором получено приращение. Приращение же получается вычитанием двух частот, сформированных путем обратно пропорционального преобразования двух соседних периодов входной частоты с коэффициентом пропорциональности, равным )9

К вЂ” коэффициенту умножения устройства.

Благодаря введению корректирующих сигналов по половине приращения мгновенного значения входной частоты Яф за время закончившегося периода и текущего приращения входной частоты, пропорционального первой производной по времени входного сигнала, в известном устройстве удается уменьшить р5 .динамическую погрешность преобразования, связанную с изменениеМ входного сигнала.

Получаемый при этом сигнал (1 31 < 4{ ;) К -1 ){) 39

0 1 . 1 ) 1 0 лишь приближенно пропорционален пе >вой производной по времени входного сигНала, так как интервал Т, на котором получено приращение, может . быть достаточно большим, особенно в низкочастотном диапазоне, и йа нем первая производная может менять свое значение. Поэтому выражение {2) представляет собой величину, пропорцио- 40 нальную среднему значению первой производной по времени в i-м периоде входного сигнала, которое необкодимо по времени отнести к середине временного интервала Т„. К моментУ окон- 45 чания i-ro периода в случае изменения первой производной образуется методическая ошибка, равная половине приращения первой производной за время

1-го пеРиода. Кроме того, в прототи- 5р пе на следующем временном интервале, равном i + 1-ому периоду Т;,полученный в конце i-ro периода сйгнал,пропорциональный первой производной, остается неизменным, тогда как производная в действительности меняется. 5

Такйм образом, известное устройство позволяет получить хорошие метрологические характеристики только для входных сигналов, изменяющихся линейно или монотонно во времени,что ограничивает область его применения.

Для быстроменяющихся динамических процессов величина первой производной будет меняться в промежутке между двумя преобразователями {внутри у5 периода входной частоты), поэтому выходной сигнал в известном устройстве при этом будет иметь динамическую погрешность, зависящую от величины второй производной входного сигнала.

Целью изобретения является уменьшение динамической погрешности выходного сигнала.

Поставленная цель достигается тем, что в умножитель частоты импульсов, содержащий генератор опорной частоты, выход которого соединен со входом двоичного умножителя частоты и первыми входами. трех делителей частоты, выход первого йз которых подключен к первому входу счетчика импульсов, -,выход которого через первый блок переноса кода соединен со вторым вхо.дом второго делителя частоты, а вто.Рой вход счетчика импульсов подключен ко второму входу двоичного умножителя частоты и первому выходу блока управления, второй, третий и четвертый выходы которого соединены соответственно со вторым входом первого блока переноса кода, третьим входом второго делителя частоты и вторым входом третьего делителя частоты, третий вход которого соединен с выходом второго блока переноса кода, один вход которого соединен с первым выходом второго делителя частоты, а второй вход — с пятым выходом блока управления, причем выход двоичного умножителя частоты подключен к первому входу сумматора, второй вход которого соединен с первым выходом вычитателя, один вход которого соединен со вторым выходом второго делителя частоты, второй вход подключен к первому выходу третьего делителя частотй, а второй выход подключен через триггер к третьему входу сумматора и непосредственно к первому входу четвертого делителя частоты, второй вход которого соединен с третьим выходом блока управления, при этом входы управления Первого и третьего делителей частоты подключены к шине установки коэффициента умножения,введены три делителя частоты, двоичный умножитель частоты, блок переноса кода, два вычитателя, дополнительные триг-; гер и сумматор, первый вход которого соединен с первым выходом первого вычитателя, второй вход подключен к выходу четвертого делителя частоты и первому входу второго вычитателя, второй вход которого соединен с выходом пятого делителя частоты, а выход второго вычитателя соединен с первым входом шестого делителя частоты и через дополнительный триггер — c третьим входом дополнительного сумматора, четвертый вход которого подключен к выходу второго двоичного умножителя частоты, первый вход которого соединен с выходом генератора опорной

780175 частоты, второй вход подключен к первому.выходу блока управления, третий вход соединен с выходом шестого делителя частоты, один вход которого соединен с третьим входом четвертого делителя частоты и выходом первого блока переноса кода, причем первый вход седьмого делителя частоты соединен с выходом генератора опорной частоты, второй вход через третий блок переноса кода подключен ко второму выходу третьего делителя частоты,а выход седьмого делителя частоты через третий вычитатель, второй вход которого подключен к первому выходу третьего делителя частоты, соединен с первым входом пятого делителя час- )5 тоты, второй вход которого соединен с выходом второго блока переноса кода, а третий вход — c четвертым выходом блока управления, причем выход дополнительного сумматора соединен с третьим входом первого двоичного умножителя частоты, а четвертый вход сумматора соединен со вторым выходом второго делителя частоты, третьи входы шестого и седьмого делителей частоты соединены соответственно с третьим и шестым выходами блока управления, седьмой выход которого соединен со вторым входом третьего блока переноса кода, а вход подключен к входной шине. . 30

Каждый из делителей частоты состоит из последовательно включенных ре-. гистра памяти, элемента переноса. кода и счетчика импульсов, выход которого соединен со вторым входом элемента переноса кода.

На фиг. 1 представлена блок-схема умножителя частоты импульсов, на фиг. 2 — блок-схема блока управления. 40

Умножитель частоты импульсов содержит генератор 1 опорной частоты, счетчик 2 импульсов, делители 3-9 частоты, каждый из которых выполнен иэ счетчика 10 импульсов и регистра памяти 11, соединенных разрядами через элемент переноса кода 12, двоичные умножители 13 и 14 частоты, вычитатели 15-17, сумматоры 18 и 19,триггеры 20 и 21, блоки 22-24 переноса кода и блок 25 управления.

Умножитель частоты импульсов работает следующим образом.

В блоке 25 управления из каждого импульса последовательности входного частотного сигнала 1x(t) формируются з5 на выходах 26-32 управляющие сигналы, определяющие последовательность ра" боты умножителя частоты поступающие ! на соответствующие входы 26-32 соответствующих элементов. С выхода гене- ц ратора 1 импульсы высокой опорной частоты fp поступают на счетные входы счетчиков импульсов делителей час- тоты 3, 4, 5, 7 и двоичных умножителей частоты 13 и 14. В делителе 3 опорная частота делится на постоянный коэффициент К, являющийся коэффициентом умножения умножителя частоты, и записанный в виде параллельного ко" да в регистр памяти 11 делителя 3.

B делителях 4, 5 и 7 опорная частота делится на переменные коэффициенты, записываемые в виде параллельного кода в регистры памяти после окончания каждого периода вхоДной частоты. Им пульсы, следующие с частотой . = "о с выхода делителя 3, поступают на о= Г счетный вход счетчика импульсов 2, где они суммируются в промежутке времени, равному текущему периоду: Т .

1 входного сигнала, и формируемому путем подачи на вход 26 обнуления счетчика импульсов 2 сигналов управле- ния от блока 25 после прихода каждого импульса входной частоты . На выходах разрядов счетчика импульсов 2 в момент опроса образуется код, пропорциональный закончившемуся -му периоду входного сигнала. и = — Т.

<о, Т; К

Этот код перед обнулением счетчика 2 импульсов через блок 22 перено са кода по сигналу на входе 27 от блока 25 записывается в регистр памяти 11 делителей 4,6,8 и 9 частоты, предварительно освобожденные от предыдущей информации по сигналу на входах 28 от блока 25. Перед обнулением регистра памяти 11 делителя 4 частоты находящийся в нем код МТ„ „ пропорциональный предыдущему i-1-му периоду Т; „ переписывается через блок 23 переноса кода по сигналу на входе 30 в предварительно освобожденные сигналом на входах 29 регистры памяти делителей 5 и 8 частоты. Соответственно, перед обнулением регист " ра памяти делителя 5 частоты его код

N . .пропорциональный i-2-му периоду

T„- „, переписывается по сигналу на входе 32 через блок 24 переноса кода в предварительно освобожденный сигналом на входе 31 регистра памя" ти делителя 7 частоты. Таким образом после окончания i-го периода входного сигнала в регистрах памяти делите" лей б и 9 частоты 4, будет записан кодой ., в регистрах памяти делителей 5 и 8 частоты будет записан код и а в регистре памяти делителя 7 частоты будет записан код й„ на вы-. ходах делителей 4, 5 и 7 частоты будут соответственно образовываться частоты.

F3(t) ° =K 4). Vt )= p=Kt„l, о

happ

F (t. )= — =М (a.. ) х 1г-я, - х

1-1 т.е. увеличение в К раз частоты, соот ветствующие мгновенным значениям.ттч»- -т—

780175

, 11) „

ИВ,(+) = ) „ (,.)3e= r "(å.), 1

4ЖЯ; М)тЛт 1Ъ "а-:л"" аита» . "" . - .= -т а та)»входной частоты в серединах периодов

Т„, Т-»„ и Т . Импульсы с частотами

Fq(t) и Г„(с „) с выходов делителей

4, 5 частоты поступают на входы вычитателя 15, на информационном выходе которого образуется последовательность импульсов со средней частотой

"К(" Х(1 Х(-1)="(К(")- (,-1ф) ag„(,) пропорциональной приращению входного !О сигнала за время i-го периода.

На выходе вычитателя 15 формируется сигнал знака приращения

S1ngh F (t„) соответствующий знаку первой производной входного сигнала $$ в i-м периоде. Соответственно, импульсы с частотами F („ ) и F (t„ ) с выходов делителей 5 и i частоты поступают на входы вычитателя 16, на выходе которого образуется последова- () тельность импульсов со средней часто- . той т Х "1- )=F„(e -1)- Х )=X(f„(+;- )- Х(;-,) =((-4

25 пропорциональной приращению входного сигнала за время i-1-го периода. В делителе б частоты частота a F>(t„), поступающая на его вход с выхода вычитателя 15, делится íà коэффици- 30 ент Ит, записанный в регистр памяти делителя 6 после окончания i-го периода. На выходе делителя б частоты образуется последовательность импульсов с частотой 35 а )т,): —. = — — — — а — ЗЩ

) . aP„i „.) Ê 1Å)), (Ì Ê <®Х(+1) х 1 к-„, f j, т, Е() т;

1 пропорциональной среднему значению первой производной по времени входного сигнала в )-м периода. В делителе

8 частоты частота а.Р„(а 1), поступающая на его вход с выхода вычитателя

16, делится на коэффициент Я, „, за-; писанный в регистр памяти делителя, 45

8. на выходе делителя 8 частоты образуется последовательность импульсов с частотой

„<, )» дГ.В;,) k Ex(<4- )

Фа,,)= „11 --Г Т. - f 6 +; 1)1 .т; „o -< а пропорциональной среднему значению первой производной по времени входного сигнала в i-1-м периоде. Импульсы с частотами,Р„ (t ° ) и F„"(„) с выходов делителей б и 8 частоты поступают йа входы вычитателя 17, ца выходе которого образуется последователь- . ность импульсов со средней частотой 60 х к ат „, т,.):ф,)-c„ )t, )+ (1„ь,.)-)",ъ, 4+аф,.) пропорциональной приращению среднего .значения первой производной входного, сигнала за время 1-го периода. С вы- 65 хода вычитателя 17 импульсы частоты

Ь Г„(;) поступают на входы делителя

9 частоты и триггера 20. Триггер 20 со счетным входом выполняет функции делителя частоты на два, и на его выходе образуется последовательность импульсов с частотой - л Г„(,) — af (,) поступающей на вход сумматора 18. для получения сигнала, пропорционального второй производной входного сигнала по времени, т.е. скорости изменения первой производной по времени, необходимо сигнал, пропорциональный приращению среднего значения первой производной, разделить на интервал времени, на котором получено это приращение, т.е. на закончившийся период. Получаемый при этом сигнал будет пропорционален среднему значению второй производной по времени входного сигнала на временном интервале закончившегося периода.При условии неизменности или монотонности изменения второй производной по времени, когда производные более высоких порядков равны или близки к нулю, полученный сигнал остается постоянным на временном интервале следующего периода входной частоты и будет соответствовать мгновенному значению второй производной по времени входного сигнала в этом интервале.

Указанный характер изменения входного сигнала, когда для его описания достаточным является значение величин первой и второй производных по времени, удовлетворяет широкому классу динамических систем в области измерения и регулирования.

В делителе 9 частоты частота а Fz (t, ) делится на коэффициент М „. записанный в регистр памяти делителя.

На выходе делителя 9 частоты образуется последовательность импульсов с ааототоа Fx(t;) = ааа(а;) K аЕ, )t ) тот т, — хМ пропорциональной среднему о

)значению второй производной по вре мени входного сигнала в i-м периоде.

:Импульсы с частотой F.„" (t;) поступают на счетный вход управляющего счетчика двоичного умножителя 13 частоты, на первый вход которого поступает частота f с выхода генератора. Емкость счетчиков двоичных умножителей

13 и 14 частоты и устанавливается равной К - коэффициенту умножения устройства. В управляемом счетчике двоичного умножителя 13 частоты час:трта F„"(t.) интегрируется на временном интервале i + 1-ro периода. Текущий код в этом счетчике будет равен где с изменяется от с) до

780175

На гвыходе двоичного умножителя 13 . частоты образуется последовательность импульсов со средней частотой

F (Ц 0N () о (я () Ф, ()+

5 ,пропорциональной текущему приращению первой производной, зависящему от скорости ее изменения, т.е. от второй производной входного сигнала по времени. На входы сумматора 18 поступают три последовательности импульсов

F„(t„) с выхода делителя частоты б„

< F„ (t) с выхода двоичного умножителя

13 частоты. Эти частоты в зависимос- ти от сигнала знака приращения вход- 15 ной частоты sijn Ь Fg(t„-), поступающего с выхода вычитателя 15, алгебраически суммируются, и на выходе сумматора 18 сбразуется последовательность импульсов с текущей частотой на 20

t+1-м периоде

flPoHoPUHoHBJlbHoA текущему значению первой производной по времени входно- . го сигнала, скорректированному сигналами, компенсирующими методическую и динамическую погрешности. Импульсы .с частотой F„ (Ò„,„ ) с выхода сумматора 18 .поступ ют на счетный вход управляющего счетчика двоичного умножи. теля 14, на первый вход которого поступает опорная частота с выхода гене- 4р ратора 1. На выходе двоичного умножителя 14 образуется последовательность импульсов со средней частотой

e.l, (+ ) "(«» з х 145

Ф пропорциональной текущему значению приращения входного сигнала по време" ни, скомпенсированному по значениям методической и динамической погрешностей. На входы сумматора 19 поступают три последовательности импульсов F„(t„) с выхода делителя 4 частоты, ьF„(t) — выхода двоичного умножитеяя 14 частоты и — ""- - — - с выхода триггера 21. Эти частоты в зависимос- 55 ти от сигнала знака приращения входной частоты siqr ьГ„-(t„.), поступающего с выхода вычитателя 15, алгебраически суммируются, и на выходе сумматора 19 образуется последовательность gp импульсов с текущей выходной частотой на i+1-м периоде

+ P,)= ф„(;)+-" м„()ф„, (;) 6+<+ (ь|-ь+ рт и(а)т1-х f >fx в )т (аЕаix; аЕ (т;.О) т Ы д} o

Формула изобретения

1. умножитель частоты импульсов, содержащий генератор опорной частоты, выход которого соединен со входом двоичного умножителя частоты и первыми входами трех делителей час- тоты, выход первого из которых под ключен к первому входу счетчика импульсов, выход которого через первый блок переноса кода соединен со вторым входом второго делителя частоты, а второй вход счетчика импульсов подключен ко второму входу двоичного умножителя частоты и первому выходу блока управления, второй, третий и четвертый выходы которого соединены соответственно со вторым входом первого блока переноса кода, третьим входом второго делителя частоты и вторым входом третьего делителя частоты, третий вход которого соединен с выходом второго блока переноса коpа, один вход которого соединен с первым выходом второго делителя частоты, а второй вход — с пятым выходом блока управления, причем выход двоичного умножителя частоты подключен к первому входу сумматора, эторой вход которого соединен с первым выходом эычитателя, один вход которого соединен со вторым выходом второго делителя частоты, второй вход подключен к первому выходу третьего делителя частоты, а второй выход подключен через триггер — к третьем входу сумматора и непосредственно к первому входу четвертого делителя частоты, второй вход которого соединен с третьим выходом блока управления,при этом входы управления первого и третьего делителей частоты подключе ны к шине установки коэффициента умножения, отличающийся тем, что, с целью уменьшения динамической погрешности выходного сигнала, в него введены три делителя частоты, двоичный умножитель частоты, блок переноса кода, два вычитателя, допол-, нительные триггер и сумматор, первый вход которого соединен с первым выхо" дом первого вычитателя, второй вход подключен к выходу четвертого делителя частоты и первому входу второго вычитателя, второй вход которого соединен с выходом пятого делителя час-. тоты, а выход второго вычитателя сое динен с первым входом шестого делителя частоты и через дополнительный триггер с третьим входом дополнительного сумматора, четвертый вход которо780175

Зд 88 27

1У

ps

Л x(t) y) pug.! .

ВНИИПИ Заказ 9343/23 Тираж 995 Подписное

Филиа)т ППП Патент, г, Ужгород, ул. Проектная, 4 гО подключен к выходу второго двоич ного умножителя частоты, первый вход кбторого сЬединен с выходом генератора опорной частоты, второй вход подключен к первому выходу блока управления, третий вход соединен с выходом шестого делителя частоты, один вход которого соединен с третьим входом четвертого делителя частоты и выходом первого блока переноса кода, причем первый вход седьмого делителя частоты соединен с выходом генератора опорной частоты, второй вход через третий блок переноса кода подключен ко .второму выходу третьего делителя час° тоти, а выход седьмого делителя частоты через третий вычитатель, второй, вход которого подключен к первому выходу третьего делителя частоты, соединен с первым входом пятого делителя частоты, второй вход которого соединен с выходом второго блока переноса кода, а третий вход — с четвертым выходом блока управления, причем выход дополнительного сумматора соеди Х(С 2) ;нен с третьим входом первого двоичного умножителя частоты, а четвертый вход сумматора соединен со вторым выходом второго делителя частоты, третьи входы шестого и седьмого делителей частоты соединены соответствен- но с третьим и шестым выходами блока управления, седьмой выход которого соединен со вторым входом третьего блока переноса кода, а вход подключен к входной шине.

2. Умножитель частоты пс и. 1,о т-, л и ч а ю шийся тем, что каждый из делителей частоты состоит из последовательно включенных регистра памяти, элемента переноса кода и счетчика .

15 импульсов, выход которого соединен со вторым входом элемента переноса кода.

Источники информации, принятые во внимание при экспертизе

Я 1. Авторское свидетельство СССР

9 525235, кл. Н 03 К 5/01, 21.04 ° 75 °

2. Авторское свидетельство СССР

Р 527695, кл. Н 03 К 5/01, 04.05.75.

>/ (8i - )