Интегро-арифметическое устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (ii) 783813

l б ,Ф, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— (22) Заявлено 240179 (21) 2716247/18-24 с присоединением заявки № (23) Приоритет—

Опубликовано 3011.80. Бюллетень ¹ 44 (5))v. кл.

G 06 J 1/02

Государственный комитет

СССР

А0 делам изобретений н открытий (53) УДН б81. З2Ь. Ь (088.8) Дата опубликованию описания 051280

О. Н. Пьявченко, Л. М. Блинова, Е. И. Чернов и А. Н. Ковалев

1

1 ! (72) Авторы изобретения (71) Заявитель

Таганрогский радиотехнический институт им. В. Д. Калмыкова,(54) ИНТЕГРО-АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислительных комплексах, работающих в системах управления, требующих решения в реаль-5 ном масштабе времени эпизодических (точечных) задач и математических зависимостей с непрерывным характером изменения переменных, описываемых различного вида дифференциальными 10 уравнениями, а также проверки логичес-. ких условий, формирования управляющих кодов.

Известно интегрирующее устройство

Г1, содержащее устройство формиро- 1$ вания и хранения выходных приращений, - сумматоры, регистр подынтегральной функции, схему умножения, сдвигающий регистр, элементы Ит ИЛИ.

Быстродействие такого устройства ;ф оказывается недостаточным при решении дифференциальных уравнений и математических зависимостей с непрерывным характером изменения переменных.

Из известных устройств наиболее ?5 близким по технической сущности к изобретению является устройство (2g, которое содержит блок интегрирования, состоящий из первого регистра подынтегральной функции, второго регистра 30 нового приращения подынтегральной функции, формирователя приращения интеграла, преобразователя кода, первого двухвходового сумматора для формирования нового значения подынтегральной функции, первого, второго, третьего и четвертого логических элементов И, первого и второго логического элемента ИЛИ, блок суммирования приращений, состоящий из регистра частичных сумм неквантованных приращений интегралов, второго двухвходового сумматора для формирования частичных сумм неквантованных приращений интегралов, пятого, шестого, седьмого и восьмого логических элементов И, третьего элемента ИЛИ, блок экстраполяции и квантования, в котором блок интегрирования через блок суммирования приращений соединен с первым входом блока экстраполяции и квантования, второй вход которого подключен к восьмому входу устройства, а выход связан с третьим выходом устройства, первые входы первого и второго регистров и первый вход формирователя приращения интеграла соединены с третьим входом устройства, первый выход устройства

"оединен со вторым выходом первого регистра, шестой вход устройства со783813 4 единен со вторым входом формирователя приращения интеграла, третий вход первого регистра и четвертый вход формирователя приращений — с четвертым входом устройства, второй выход третьего регистра подключен ко второму выходу устройства . В блоке интег рирования йервый выхбд первого регистра подключен ко второму входу первого логического элемента И и к первому входу первого двухвходового сумматора, по второму входу соединенного с выходом второго регистра, а по выходу подключенного к первому входу втброго логическбго элемента И, второй вход которого соединен с первым входом устройства, а выход — с первым

fO

35 входом первого логического элемента

ИЛИ, второй вход которого связан с выходом первого логического элемента

И, по первому входу связанного со вторым входом устройства, выход первого логического элемента ИЛИ соединен со -вторым входом первого регистра подынтегральной функции, одновременно выход первого двухвходового сумматора— с третьим входом формирователя приращения интеграла. Формирователь приращений интегралов""tio йятоМД входу соединен с одиннадцатым входом устройства, а по выходу — с первым входом третьего логического элемента И, который по второму входу связан с третьим входом первого логического элемента И, и с десятым входом устройст30 вход которого соединен с выходом чет- 35 вертого логического элемента И, соединенного по первому входу с первым выходом третьего регистра, а по второ= му"Фйбду -." с одиннадцатым входом устройства. Выход второго логического элемента ИЛИ соединен со вторым входом преобразователя кода, пятый вход устройства — с первым входом преобразователя кода. В блоке суммирования приращения второй вход второго двухвходового сумматора соединен с выходом преобразователя кода блока интегри рования, выходом логического элемента

И, второй вход которого связан с одиннадцатым входом устройства, а выхоц соединен с первым входом третьего ло- 50 гического элемента ИЛИ, второй вход которого связан с выходом шестого логического элемента И, первый вход которого подключен к десятому входу уРтройства, а второй вход соеди- 55 нен с первым выходом третьего регистра частичных сумм неквантованных приращений интегралов, второй выход которого подключен ко второму выходу устройства, а вход соединен с выходом 4ц восьмого логического элемента И, первый вход которого соединен с выходом второго двухвходового сумматора, а второй вход подключен к седьмому Входу устройства. Выход третьего логичес- ва, а по выходу — с первым входом вто " " рого логическбго элемента ИЛИ, второй кого элемента ИЛИ соединен с первым входом второго двухвходового сумматора, выход которого связан с первым входом седьмого логического элемента

И, второй вход которого подключен к девятому входу устройства, а выход связан с-первым входом блока экстраполяции и квантования.

В данном устройстве вычисление математических зависимостей осуществляется путем интегрирования систем эквивалентных уравнений Шеннона, если вычисления носят непрерывный характер, или с использованием методов вычисления функций в точке при эпизодическом характере вычислений. При вычислении целого ряда зависимостей в точке для повышения скорости к точности вычислений целесообразно использовать аппроксимирующие полимоны, параметры которых зависят от интервала нахождения аргумента, определение которого легко выполняется с помощью логических операций. Однако известное устройство не позволяет использовать такие алгоритмы в связи с трудностями определения интеграла. В этих случаях вычисления ведутся по более трудоемким полиномам (например, итерационным) или путем интегрирования порождающих систем уравнений, что снижает скорость вйчислений. Кроме того, отсутствие в известном устройстве логических операций существенно сужает его функциональные возможности и область использования в системах управления.

Целью изобретения является повышение быстродействия и расширение функциональных возможностей путем выполнения логических операций сравнения выделения и формирования.

Предлагаемое устройство содержит регистры, формирователь приращений интеграла, сумматоры, преобразователь кода, блок экстраполяции и квантования, элементы И, ИЛИ. При этом, первые входы первого и второго регистров и формирователя приращений интеграла соединены с первым информационным входом устройства, второй информационный вход которого связан с первым входом третьего регистра и с.вторыми входами первого регистра и формирователя приращений интеграла, третий вход которого является третьим информационным входом устройства, первый выход первого регистра служит первым информациойным выходом устройства, второй информационный выход которого соединен с выходом третьего регистра.

Первый вход первого сумматора связан с выходом второго регистра, выход первого сумматора подключен к первому входу первбго элемента И, второй вход которого является входом признака значения .подынтегральной функции устройства. ВЫход первого элемента И соединен с первым входом первого элемен783813 т а ИЛИ, второй вход которого подклю- десятого элемента И вЂ” с первым входом чен к выходу второго элемента И, вы- четвертого элемента ИЛИ, второй вход ход пе вого элемен

P ента ИЛИ вЂ” с третьим которого- связан с выходом шестого элевходом первого регистра. Первый вход мента И. Выход четвертого эл емента

pro элемента H является входом ин» ИЛИ соединен с вторым входом третьего версии .признака значения подынтеграль-"- регистра, второй выход первого регистной функции устройства. Выход первого ра подключен к первому входу пятого сумматора подключен к четвертому вхо- элемента ИЛИ, второй вход которого ду формирователя приращений интеграла,,соединен с вторым выходом третьего пятый вход которого соединен с входом регистра, а выход подключен к первопризнака умножения устройства, а вы - му входу одиннадцатого элемента И рвым входом третьего эле- второй вход которого является

16 мента И выхо к

ВХОДОМ

ВЫМ ВХО ОМ д оторого связан с пер- признака формирования устройс В— д второгЬ элемента ИЛИ, вто- ход одиннадцатого элемента И тва. ырой вход кото ого с н а подключен р соединен с выходом к третьему входу четвертого элемента четвертого элемента И. Выход второго HJIH, второй выход первого регистра элемента ИЛИ подключен к первому вхо- 15 соединен ду преобразователя кода, второй вход ro элемент И соединен с первым входом двенадцатого элемента И, выход которого цодклюкоторого является входом признака ин- чен к третьему версии устройства. Первый вход второ- та ИЛИ Вт и ен к третьему входу третьего элеменго сумматора соединен с выходом пре- мента H а . оро вход двенадцатого элеоб з мента и первый вход шестого элесоединены с входом признао разователя кода, первый выход вто- щ мента ИЛИ со д рого сумматора — с первым входом пя- ка сравнения устройства. Второй вход того элемента И, второй вход которо- шестого элем т ИЛИ

ro является входом признака скончания ен а соединен с вхоформирования переменной интегрирова- выход - c B ым дом признака умножения устройства, выход - с вторым входом четвертого ния устройства. Выход пятого элемента элемента И В и

И соединен с первым входом блока экст- матора по е ента . торой выход второго сумраполяции и квантования, второй вход надцатого матора подключен к первому входу трии выход которого служат соответственнадцатого элемента И но четвертым информационным входом и торого является входом инве сии п итретьим информационным выходом устзнака сравнения. Выхо т ина элемента И соединен с третьим выхоройства, Первый выход второго сумма» 30 дом второго сумматора. тора соединен с первым входом шестого" элемента И, второй вход которо яв- На чеРтеже пРеДставлена блок-схеляется входом инверсии признака оконма устройства. чания формирования переменной интегрирования устройства, выход eopM„posa- 33 блок 2 суммирования приращений; теля приращений интеграла - с пе вым лок 3 экстраполяции и квантования входом седьмого элемента И вто и од 4 признака значение подынтегральр вх вход которого соед нен с входом при- функции вход 5 инверсии признар» знака умножения устройства. В ход ка значения подыитегральной функции; седьмого элемента И соединен с пе — ВЫХОД 6 ДлЯ записн в блок хРанениЯ вым входом третье элемента ИЛИ, дынтегралЬной функции запоминающего второй вход которого подкл чен к выхо-" . УстРойства (ЗУ) инфоРмации с пеРвого у BQcbMoro лента И хо третье- регистр подынтегрально функциие элемента ИЛИ - с вторым входом фоРмаЦионный вход 7 длЯ занесениЯ из второго су атора. Второй в од тре- блока хРаНениЯ чисел (на чеРтеже не тьего регистра соединен с первыМи 4g o ) сом ожителей в пеРвый Ревходами четвертого и восьмого элемен- „ и формирователь рир ще ий тов И, второй выход первого регистра также операндов для выполнения опеподключен к втор входам первого раций выделения и формирования в персумматора и второго элемента И. вый и второй регистры и операндов, для выполнения операции сравнения в

Особенностью предлагаемого устрой- первый и третий регистры; информациства является то, что в него введены онный вход 8, по которому из блока пять элементов И с девятого по три- хранения подынтегральной функции ЗУ надцатый и три элемента ИЛИ, причем с 1в блок интегрирования поступают прирачетвертого по шестой вторые входы тре- щения подынтегральной функции и подтьего и восьмого элементов И и третий >> ынтегральная функция, вычисленная в вход второго элемента соединены c axo- предыдущем шаге интегрирования,инфор дом признака интегрирования устройст- мационный вход 9 для занесения из бло- ва> второй выход первого регистра под- ка хранения переменной интегрирования ключен к первому входу девятого эле- > ЗУ в формирователь приращений интемента g âòîðoé вход которого соединен е0 грала приращений переменной интегрис втор м выходом третьего регистра. Ehi- рования вход 10 признака сравнения; ход девятого элемента И соединеи с вход 11 для и для инверсии признака сравпервым входом десятого элемента И. вто- нения; информа ион и 12 ц нны выход по . которому из третьего регистра в блок признака выделения устройства, выход д хранения чисел ЗУ поступает результат

783813 операций умножения, умножения со сложением, умножения с вычитанием, сравнения, выделения нли формирования; вход 13 инверсии признака окончания формирования переменной интегрирования; информационный вход 14 для занесения. блока хранения квантованных приращений остатков ЗУ в блок экстраполяции приращения переменной и остаток, полученный при квантовании переменной в предыдущем интегрировании; информационный выход 15, по которому © из блока экстраполяции и квантования поступают квантованные и экстраполированные приращения и новый остаток в блок хранения квантованных приращений и остатков ЗУ; вход 16 признака умножения Ilm; вход 17 признака интегрирования Пи» вход 18 признака инверсии

IIz; вход 19 признака выделения Пвд; вход 20 признака формирования Пфр» вход 21 признака окончания формирова- Щ ния переменной интегрирования IIfkr.

Устройство содержит также элемент

ИЛИ 22, элементы И 23, 24, регистр

25 для хранения подыитегральной функции; регистр 26 для хранения новдго приращения подынтегральной функции; сумматор 27; формирователь 28 приращения интегралов; элемент И 29, преобразователь 30 кода, элемент ИЛИ 31, элемент И 32, элемент ИЛИ 33, элементы И 34, 35, элемент ИЛИ 36, элемент

И 37, сумматор 38, элемент ИЛИ 39, элементы И 40, 41, регистр 42 для хранения частичных сумм, элементы И

43, 44, элемент ИЛИ 45, элементы И

46, 47. 35

В блоке 1 интегрирования при выполнении операций интегрирования по заданной формуле численного интегрирования по Стилтьесу вычисляются приращения интеграла, а при иалиVSP 6+») чии признака П z — приращения ц

ЪЦ и при выполнении операции умножения, с вычитанием (т „, УВч) вычисляется произведение сомйожителей ху и осуще- 4>

-ствляется инверсия операнда, хранящего в регистре 42 блока суммирования приращений при наличии. признака Ilz.

Кроме .того, в блоке 1 формируются новые значения подынтегральной функции 50

Р» (Блок 2 суммирования приращений служйт для образования неквантованного зйачейия приращения k-й функции ч 9 к((»)

- путем сузтзирования приращении

1 чар 2 (и+») интегралов

ЬЦ

= ) при работе в режиме интегрирования, для образова- 40 ния суммы произведения ху с операндом к(-1) " при выполнении операций У .,(, У» и для формирования результатов логических-операций сравнения, выделения и формирования. 65

В блоке 3 экстраполяции н квантования осуществляется вычисление экстраполированных значений приращений чО

y« + I квантованных приращений

Ьц оу„(,,, ЬЦ и остатка ау

Рассмотрим вычислительный процесс при выполнении операции интегрирования в (i+1) м шаге при работе устройства, который начинается после получения из блока хранения подынтегральной функции ЗУ (на чертеже не показан) по входу 8 приращения С" З+"I реап гистр 26, и приращений

Чц 11(»б с-»)

ЬЦ (сь= О, 1,...,m-1) в формирователь

28 приращения. Кроме того, при выполнении экстраполяции и квантования по входу 14 в блок 13 поступает остаток оУ „,. чУ к(»-a) и приращения «р (щ= 1

АЦ

Р

2... .,m). После занесения в устройство необходимой для вычислений информации значение ординаты Ypri поступает на вход сумматора 27, на другой вход которого поступает значение приращения чург „,1 с выхода регистра 26. Новое

А значение додынтегральной функции Ypr (I+1) с выхода сумматора 27 направляется в формирователь 28 приращения и одновременно поступает в регистр

25 через элемент И 23, на вход которого поступает признак llykr, и элемент ИЛИ 22. В случае Itykr = О неизменное значение подынтегральной функции с выхода регистра 25 через элемент И 24 и ИЛИ 22 перезаписывается в регистр 25. Полученное иа выходе рормироватеня 28 приращение

ЬЦ поступающее при Пи = 1 через элемент

И 29 и элемент ИЛИ 31 в преобразователь 30 кода, умнож8а»ется в последнем на коэффициент (-1) ". С выхода преобразователя кода значение направляется на вход сумматора 38 и склацываетоя с содержимым регистра 42, поступа»ощим на сумматор 38 через элемент И

37 при Пи = 1 и элемент ИЛИ 36. Если

»IpHBHaR окончания формирования nepe-

see»»»»o»t llfkr О, сумма. выхода сумматора 38 через элемент 46 и элемент

ИЛИ 45 проходит.в регистр 42. Если

Ilfkr = 1, элемент И 46 закрыт и с выхода сумматора 38 через элемент И (У к (»»»)

47 приращение

ЬЦ поступает в бл ок 3.

После окончания вычислений на выход б устройства поступает и заносится в блок хранения подынтегральной

783813 функции в ЗУ значение Ypri npu IIykr

0 или Ypr (i+1) при IIgkr 1, снимаемое с выхода регистра 25, а на выход

5 поступают и заносятся в блок хранения квантованных приращений и остатков 3У значения

+× к(i)

А тат поступает через элемент И 43 и элемент ИЛИ 45 в регистр 42. Результат выполнения логической операции выделения или формирования из регистра 42 с выхода 12 устройства поступа ют.в блок хранения чисел ЗУ.

Вычислительный процесс выполнения

О логической операции сравнения начинаР ПЕЙ ется после поступления операндов х в

АЦ и и г 1 и при а ен рщ ие регистр 25 и R в регистр 42 из блока

© хранения чисел ЗУ по входу 7 устройЧЧк(° Z>»„. „„е„„„ ства. Операнд х поступает из регистра при выполнении экотраполяиин,25 череэ элемент И 34 при наличии приприращения. знака Пср и через элемент ИЛИ Зб на

Вычисли ель и проц волнения операции умножения начинается после регистра 42 п охо т р р ходит через элемент поступления по входу 7 множнмого Y

13 И 32 п и нал р ичии на входе элемента регистра 25, множителя в формироваИ 35 признака Пср через элемент ИЛИ тель 28 приращения интеграла. Операнд сумм тора 38. Цель переноса с выхода рации и к началу рассматриваемой операции хранится в регистре 42. После вых д сУмм тоРа 38 остаетсЯ не замкнузанесения в устройство необходимой той. Результат операции сравнения с для выполнения операции информации код множимого из регистра 25 через суммако . по регистра 42. Результат операции ерав2 нения чисел поступает с выхода регист26, без изменения проходит на вход ду в блок хранения чисел ЗУ. формирователя 28 приращения, осущест- спользование устройства позволяет Увеличить скОРОсть Отработки в тОЧвателя приращения через элемент И 35 ИЗО элемент ИЛИ 36 поступает на вход сумматора 38 На другой вход то матора с выхода регистра 42 через элепомощью логических операмент И 32 элемент ИЛИ 31 и п еоб а ватель 30 кОда на вход KoTQPQI Î заВО Я матических завис дится признак IIz поступает величина

R (-1) " вании аппроксимирующих полимонов, параметры которых зависят от интервала с выхода преобразователя 30 кода на вход сумМатора 38 поступает в на R. При выполнении операции Y

4О рования по

sl npu

Рождающих систем уравнений.

Пг = 1 в преобразователе 30 кода фор мируется величина -R. В сумматоре 8 формируется сумма z x у + R(-1) +

Формула изобретения поступающая на вход регистра 42 через элемент И 4б, дополнительный npa II< k 43 ИнтегРо-аРифметическое устройство, и через элемент И 45. содержащее регистры,: формирователь

Результат операции У С, YBI. остаприращений интеграла, сумматоры, преется в регистре 42 и заносится в блок обРаэователь кода, блок экстРаполЯции хранения чисел ЗУ с выхода 12 устрой- и кйантованияв элементы И, ИЛИ, приства., чем первые входы первого и второго регистров и формирователя приращений . Вычислительный процесс выполнения Интеграла соединены с первым информалогических операций выделения (вд) и ционным входом устройства р и .поступления из блока х анен я (фр) чинается после формационный вход которог рого соединен с

ЗУ по вхо 7 пе ранения чисел первым входом третьего регистра таненя ивогистр 25. Если Пвд - 1 ко ду рвого операнда х в ре- рыми входами первого рег о ре истра и форпоступают из гист а 25 д - коды операндов мирователя приращений интеграла трер 42 на элемент И 40 на кот ре р и регистра тий вход которого является третьим отором обра- информационным входом устройства, перзуется результат операции выделения, вый выход первого регистра является и через элемент И 44 и элемент ИЛИ 45 фо пе в поступа т 42 е в регистр . Если Пфр 4=. 1,ства вто ой о первым информационным выходом устройкоды операндов из 25 в ро информационный выход коз регистра и реги- торого соединен с выхо ом т е стра 42 поступают на элемент ИЛИ 39, егист а ,ыходом третьего на котором об ент, регистра, первый вход первого суммации и о разуется результат one- то ра соединен с выходом второго регира формирования. Затем этот резуль-gg стра выход п д ервого сумматора подклю783813

12 чен к первому входу первого элемента

И, второй вход которого является входом признака значения подынтегральной функции устройства, выход первого эле-. мента И соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, выход первого элемента ИЛИ сбединен с третьим входом первого регистра, первый вход второго элемента

И является входом инверсии признака значения подынтегральной функции уст- о ройства, выход первого сумматора под- ключен к четвертому входу формирователя приращений интеграла, пятый вход которого соединен с входом признака умножения устройства, а выход соеди- f5 нен с первым входом третьего элемента

И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, выход второго эле- 20 мента ИЛИ подключен к первому входу преобразователя кода, второй вход которого является входом признака инверсии устройства, первый вход второго сумматора соединен с выходом преобразователя кода, первый выход второго сумматора соединен с первым входом пятого элемента И, второй вход которого) является входом признака окончания формирования переменной интегрированйя. устройства, выход пятого элемента 30

И соединен с первым входом блока экстраполяции и квантования, второй вход и выход которого являются соответственно четвертым инфбрмационным входом и третьим информационным выходом 35 устройства, первый выход второго сумматора соединен с первым входом шестого элемента И, второй вход которого является входом инверсии признака окончания Формирования переменной ин- 4п тегрирования устройства, выход формирователя приращений интеграла соединен с первым входом седьмого элемента

И, второй вход которого соединен с входом признака умножения устройства, выход седьмого элемента И соединен с 45

" первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу восьмого элемента И, выход третьего элемента ИЛИ соединен с вторым входом второго сумматора, второй выход 50 третьего регистра соединен с первыми входами четвертого и восьмого элемен тов И, второй выход первого регистра падключен к вторым входам первого сумматора и второго элемента И, о т л и ч а ю щ а е е с я тем, что, с целью пбвышения быстродействия, в него введено пять элементов И с девятого no тринадцатый и три элемента ИЛИ, причем с четвертого по шестой вторые входы третьего и восьмого элементов

И и третий вход второго элемента И соединены с входом признака интегрирования устройства, второй выход первого регистра подключен к первому входу девятого элемента И, второй вход которого соединен с вторым выходом третьего регистра, выход девятого элемента И соединен с первым входом десятого элемента И, второй вход которого является входом признака выделения устройства, выход десятого элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И, выход четвертого элемента

ИЛИ соединен с вторым входом третьего регистра, второй выход первого регист ра подключен к первому входу пятого элемента ИЛИ, второй вход которого соединен с вторым выходом третьего регистра, а выход подключен к первому входу одиннадцатого элемента И, второй вход которого является входом признака формирования устройства, выход одиннадцатого элемента И подключен к третьему входу четвертого элемента

ИЛИ, второй выход первого регистра соединен с первым входом двенадцатого элемента И, выход которого подключен к третьему входу третьего элемента

ИЛИ, второй вход двенадцатого элемента И и первый вход шестого элемента

ИЛИ соединены с входами признака сравнения устройства, второй вход шестого элемента ИЛИ соединен с входом признака умножения устройства, выход соеди-. нен с вторым входом четвертого элемен- та И, второй выход второго сумматора подключен к первому входу тринадцатого элемента И, второй вход которого является входом инверсии признака сравнения, выход тринадцатого элемента И соединен с третьим выходом второго сумматора.

Источники информации, принятые во внимание при экспертизе .1. Авторское свидетельство СССР

В .418864, кл. G 06 J 1/02, 1972.

2. Авторское свидетельство по заявке Р 2438194/18-24, кл. G 06 3 1/02, 1977.