Частотный дискриминатор

 

с идити:- >. -М ему МйвА

Союз Советских

Социалистических

Республик

О п и с A и и- в

ИЗОБРЕТЕНИЯ гг790252

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-sy— (22) Заявлено 18.10 .78 (21) 2674841/18-21 (51) PA с присоединением заявки ¹â€” (23) ПриоритетН 03 К 5/22

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 231280. Бюллетень ¹ 47

Дата опубликования описания 261280 (53) УДК 621 374.33 (088 .8) (72} Авторы изобретения

В.A.Äàíèëåâñêèé и Ю.A.Ïàâëè÷åíêo (71) Заявитель

Одесский электротехнический институт связи игл. А.С. Попова (54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР

Изобретение относится к технике передачи дискретной информации по каналам радио и электросвязи и может быть использовано в многоканальных модемах передачи дискретной ин- 5 формации с ортогональными канальными сигналами для автоматической подстройки частоты.

Известен дискриминатор, содержащий усилитель, коммутирующее устройство и перемножитель, вход которого соединен с входной шиной, а выход — с интегратором (1) .

Данное устройство обеспечивает недостаточно высокую точность изме- 15 рения расстройки частот(И.

Наиболее близкий предлагаемому частотный дискриминатор содержит два параллельно соединенных канала, в каждом иэ которых входы перемножи-, Я телей соединены.с входной клеммой, управляющие входы — с генератором опорных частот, а выходы — с входами интеграторов, устройство управления с ключамн сброса и передачи и усред- 25 нитель, выход которого служит выходом устройства.

Напряжение (сигнал расстройки) формируется на выходе этого устройст.ва пропорционально не только величи- 30

2 не расстройки частоты, но и величине входного сигнала.. Из-за этого коэффициент пропорциональности между расстройкой частоты абаз и выходным напряжением Ц неизвестен и

ЗЫХ изменяется во времени вследствие замираний сигналов в радиоканале.

Поэтому эти дискриминаторы могут осуществлять подстройку частоты (АПЧ ) только в замкнутом кольце системы регулирования. Настройка (отработка смещения частоты ) в такой системе потребует последовательного измерения параметров по крайней мере нескольких десятков посылок сигнала.

В системах передачи данных, работающих короткими сеансами связи, .требуется производить подстройку частоты сразу после приема первой же пары посылок сигнала. Это требование может быть выполнено если измерять не относительное смещение частоты с известным коэффициентом пропорциональности между выходным напря. жением измерителя и величиной расстройки, а только в том случае, если коэффициент пропорциональности будет постоянным не зависящим от за790252 мираний в канале связи и точно известным. Кроме того, для получения высокой точности при однократном из. мерении необходимо использовать для измерения смещения частоты все канальные сигналы модема.

Цель изобретения — говышение точ. ности измерения расстройки частоты и быстродействия.

Указанная цель достигается.тем, что в частотный дискриминатор, содержащий блок управления и.каналы преобразования, каждый из которых включает последовательно соединенные перемножитель, первый вход которого подключен к входу блока управления и.входной шине, а второй — к выходу блока генераторов опорных частот, и интегратор, управляющие входы которого через ключ сброса; а выход через .клич передачи соединены с первым и вторым выходами блока управления, введены блок вычитания, блок памяти, блок сравнения и выходной блок, вход которого соединен с выходом блока сравнения, а- выход — с выходной шиной при этом выход каждого из каналов преобразования через блок памяти подключен к входам блока вычитания, выходы которого соединены с входами блока сравнения, а дополнительные выходы блока управления подключены к управляющим входам блока памяти, блока вычитания и блока сравнения, причем блок сравнения содержит дополнительный перемножитель, компаратор., первый вход которого подключен к выходу первого дополнительного интегратора первый вход которого через первый дополнительный ключ соединен с выходом первого линейного детектора, вход которого соединен с первым выходом блока вычитания и первым входом дополнительного перемножителя, второй вход которого подключен к второму выходу блока вычитания и через второй линейный детектор — к второму входу компаратора, а выход -. к первому входу переключателя, второй вход которого через инвертор, а третий вход непосредственно соединены с выходом второго дополнительного интегратора первый вход которого подключен к выходу второго дополнительного ключа, а вторЬй вход - к второму .входу первого дополнительного интегратора и первому выходу дополнительного блока управления, второй выход которого подключен к первому входу элемента совпадения, второй вход которого соединен с выходом компаратора а выход - с управляющими входами перво го и второго дополнительных ключей.

На чертеже приведена структурная электрическая схема устройства.

Частотный дискриминатор содержит одинаковые каналы 1 преобразователя, каждый из которых состоит из после.довательно соединенных перемножителя

2, интегратора 3, ключа 4 передачи, второй вход интегратора 3 соединен с выходом ключа 5 сброса, а вход перемножителя 2 является входом канала 1, причем входы всех каналов 1 соединены с входной шиной устройства, а выход ключа 4 является выходом каждого из каналов 1 и подключен к входу блока 6 памяти, выходы которого соединены с соответствующими входами блока 7 вычитания управляющие входы ключей 5, блока 7, ключей 4, 15 блока 6 памяти соединены с выходами блока 8 управления, при этом первый и второй выходы блока 7 подключены соответственно к входам линейных детекторов 9 и 10 блока 11 сравнения

Я и к входам дополнительного перемножителя 12, выход детектора 9 соеди нен с входом ключа 13 первого дополнительного, а выход детектора 10 с вторым входом компаратора 14.

Выход ключа 13 через первый дополнительный интегратор 15 соединен с первым входом компаратора 14, а выход второго дополнительного ключа

16 через интегратор 17 второй дополнительный )подключен через инвертор 18 и непосредственно к входам переключателя 19, выход которого является выходом блока 11 сравнения, а управляющий вход соединен с выходом перемножителя 12, элемент 20 совпадения первый вход которого соединен с выходом компаратора 14, второй вход — с первым выходом блока

21 управления дополнительного, а выход — с управляющими входами клю4Q чей 13 и 16, второй выход блока 21 подключен к управляющим входам интеграторов 15 и 17, а управляющий вход — к одному из выходов блока 8 управления. Выход переключателя 19 является выходом блока 11 сравнения . и соединен с выходным блоком 22, содержащим последовательно соединенные преобразователь 23 функциональ-. ный и блок 24 усреднения, блок 25 генераторов опорных частот, выходы которого соединены с управляющими входами перемножителей 2. Сигнальный вход ключа 16 соединен с источником постоянной ЭДС.

Для пояснения работы частотного дискриминатора, рассмотрим сначала алгоритмы, на основании которых можно измерять сдвиг частоты в канале связи.

60 При демодуляции синусоидальных сигналов с фазоразностной модуляцией блок 7 вычитания, осуществляющий вычисление разности фаз, сопоставляя проекции подканальных

65 сигналов на и-ой и 1- 1-ой посылках

790252

tq(î a a) = tq n et

Если н некоторый последний ние всех сигнале

45 к Уи,i

lu,l

f и (7) вычисляет косинус и синус разности фаз соседних посылок.

Ф- -Х () где п,п-1 — номера посылки, Х 1, g — синфазная проекция на и и-1 посылке, Yn — квадратурная проекция на и, n-1 посылке, CI И вЂ” амплитуды сигналов посылФ

° Ф ки, фаза сигнала. и Чи согласно алгоритму разделения вычисляются н i-той паре корреляторов каналов 1

)(. = ) $ (k)cosmitcft и(п

7 (2}

Ч .= ) 3 t)siqNit

М де h„(t)=Z Q„,.cos(;t+ Y„;)1С(групповой сигнал модема, номер подканального сигнала н групповом сиГнале (всего N каналов); амплитуды подканальных сигналов, круговые частоты подканальных сигналов; начальные фазы подканальных сигналов на и-ой посылке, содер>кащие информацию (в виде разности . фаз соседних посылок) с передаваемых данных; интервал ортогональности подканальных сигналов. канале связи происходит сдвиг частоты .Э>, то вызывает частотное смещеподканалбв в групповом

N .y (<) = z с(; соь((ц>;-+ля) „; 3

В свою очередь, если указанйое смещение частоты ненелико, то при однократной фазоразностной модуляции это смещение может быть обнаружено и измерено как дополнительная разность фаз при разделении и демодуляции группового сигнала по алгоритмам (1) и (2). В этом случае с учетом смещения частоты (1) принимает нид а. .-," "+)="и Х .-("„, а„а„, З1ПР +Ь )= V Х„,-Х„ Y„, (3) и О, причем 9 = и; Ь9 =ОТ, где — длительность посылки груп пового сигнала.

Если взять отношение выражения (1) и (2) в (3),> получаем

I (!

Х,„, Ч„-Х„ Y„.<

gq(.+ }- (47 и и-1 и и q

Таким образом, приращение разности фаэ Ч =6М С пропорциональное смещению частоты под знаком тангенса, не зависит от информационной разности фаз Я» и от абсолютного

15 значения амплитуд подканальных сигналон, изменяющихся при замираниях в, радиоканале.

Для реализации (4) и {5) необходим блок 11 сравнения, определяюЩ щий отношение двух напряжений. В данном частотном дискриминаторе для деления двух напряжений определяется сначала отношение абсолютных значений этих напряжений. При этом находится интервал времени, длительность которого прямо пропорциональна первому иэ упомянутых двух напряжений и обратно пропорциональна второму. Затем н тсчение укаэанного интернала времени интегрируется постоянная ЭДС. Величина, полученная в результате интегрирования т.е. направление, равное отношению абсолютных величин первого и второго напряжений умно>кается на произведение знаков упомянутых двух входных напряжений.

Таким образом, алгоритм определе,ния отношения двух напряжений имеет вид к

=(sign0„ sag и0 ) f ЕсИ (6) о где Ф> — момент времени, определяемый из выражения

Частотный дискриминатор работает следующим образом.

Предположим, что блок 8 управле ния вырабатывает управляющие импульсы так, что интервал интегрирования

Т гРуппового сигнала, который задается ключами 5 корреляторов, состоящих из перемножителя 2 и интегратора 3 в каналах 1, находится внутри каждой посылки принимаемого сигнала.

При этом, в конце посылок каждой бО парой корреляторов вычисляются проекции по алгоритму (2) посредством перемножителей 2, блока 25 генерато,ров и интеграторов 3 с ключами 5.

Через ключи 4 каналов 1 полученные

65 пары проекций передаются в блок 6

790252 памяти откуда последовательно передаются на входы блока 7, осуществляющего вычисление разности фаэ и реализующего операцию 11), а при сдвиге частоты н радиоканале связи операцию (3) для каждого подканального сигнала модема поочередно.

Далее полученные косинусы и синусы разностей фаз (которые получаются в виде произведений амплитуд соседних посылок на косинусы и синусы разности фаз) поочередно для всех подканалов передаются к декодеру модема и одновременно — на вход блока 11, в котором производится обработка упомянутых косинусов и синусов разностей фаэ по алгоритмам (6 ) и (7) также поочередно для каждого подканального сигнала, т.е. вычисляется отношение синуса на косинусе согласно (4) При этом детектором .9 и 10 определяют абсолютные величину синуса и косинуса, перемножитель 12 умножает их знаки и в соответствии с результатом умножения знаков устанавливает переключатель 19, интегратор 15 с ключом

13, компаратором 14 и элементом 20 совпадения вычисляет интервал времени, прямо пропорциональный синусу разности фаз и обратно пропорциональный косинусу разности фаз согласно алгоритму (7), а интегратор 17 с ключом 16 определяют отношение синуса к косинусу, интегрируя Постоянную ЭДС Е согласно (6).

Инвертор 18 необходим для соответстнующей установки знака отношения на выходе блока 11. Блок 21 вырабатывает команды (импульсы управ ления для ключей 13 и 14 и сброса для интеграторов 15 и 17) для последовательного вычисления тангенсов набега разности фаэ во всех подканальных сигналах.

Функциональный преобразователь

23 вычисляет последовательно во времени напряжения, пропорциональные набегам разностей фаз из-за смещения частоты в канале связи по алгоритму для всех подканальных сигналов.

Так как величина C — длительность посылки — константа, то блок

24 усреднения с точностью до изнестного постоянного множителя накапливает напряжение, пропорциональное смещению частоты в радиоканале, измеренное во всех подканальных сигналах на одной посылке одновременно.

Это дает возможность измерить достаточно точное смещение частоты в радиотракте сразу после приема первой же пары посылок сигнала и тем самым повысить скорость вхождения в связь в начале каждого сеанса работы модема по радиоканалу, а также повысить помехоустойчивость при измерении смещения частоты.

Формула изобретения

1.Частотный дискриминатор, содержащий блок управления и каналы преобразования, каждый из которых включает последовательно соединенные перемножитель, первый нход которого подключен к входу блока управления и входной шине, а второй — к выходу блока генераторов опорных частот, и интегратор, управляющие входы которого через ключ сброса, а выход через ключ передачи соединены с первым и вто1 рым выходами блока управления, отличающийся тем, что, с целью повышения точности измере,ния расстройки частоты и быстродействия, н него введены блок вычитания, блок памяти, блок сравнения

N и выходной блок, вход которого соединен с выходом блока сравнения, а выход — с выходной шиной,при этом выход каждого из каналов преобразования через блок памяти подключен к входам .блока вычитания, выходы которого соединены с входами блока сравнения, а дополнительные выходы блока управления подключены к управляющи л входам блока памяти блока вычитания и блока сравнения.

2.Дискриминатор по п.1, о т л ич а ю шийся тем, что блок сравнения содержит дополнительный перемножитель, компаратор, первый вход которого подключен к выходу первого дополнительного интегратора,первый вход которого через первый дополнительный ключ соединен с выходом первого линейного детектора, вход которого соединен с первым выходом

40 блока вычитания и первым входом дополнительного перемножителя, второй вход которого подключен к второму выходу блока вычитания и через второй линейный детектор — к второму входу

45 компаратора, а выход — к первому входу переключателя, второй вход которого через инвертор, а третий вход,непосредственно соединены с выходом второго дополнительного интегратора, первый вход которого подключен к выходу второго дополнительного ключа,а второй вход — к второму входу первого дополнительного интегратора и первому выходу дополнительного блока управления, второй выход которого подключен к первому входу элемента совпадения, второй вход которого соединен с выходом компаратора,а выход - с управляющими входами первого и второго дополнительных ключей.

Источник информации, принятые Во.âíèìàíèå при экспертизе

1.Авторское свидетельство СССР

9 470057, кл. Н 03 0 13/00, 1973.

2 .Авторское свидетельство СССР

65 М 518864,, кл. Н 03 К 5/20, 1974.

790252

reelfygyr смят

g(+

В1

Составитель A.Ìàìðoñåíêo

Редактор A.Маковская ТехредМ.ТабаковичКорректор M.Шарсти

Заказ 9071/63 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП"Патент", г.ужгород,ул.Проектная,4