Асинхронное устройство для пере-дачи и приема дискретной инфор-мации

 

Союз Советских

Социапистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (u)801294 (6! ) Дополнительное к авт. свид-ву (22) Заявлено 01.03.78 (21) 2585676/18-09 с присоединением заявки N4 (23) Приоритет

Опубликовано 3001.81. бюллетень Ко 4

Дата опубликования описания 30.01.81 р )м. кл.

Н 04 L 25/30

Государственный комитет

СССР по делам изобретений и открытий (53) УДХ 621 394.62(088.8) (72) Авторы изобретения

М.Л. Миневич и И.а. Писаревси и а1, t ! ),,;;

;" с . Ф . (71) Заявитель (54) АСИНХРОННОЕ УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ

И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретенйе относится к связи и может использоваться в асинхронноадресных системах связи для передачи команд или сообщений.

Известно асинхронное устройство для передачи и приема дискретной информации, содержащее на передающей стороне кодер адреса, вход которого соединен с входом счетчика и первым входом первого элемента И, выход которого подключен к входу кодера информации, выход которого соединен с первым входом модулятора и входом элемента НЕ, выход которого подключен к первому входу второго элемента И, второй вход и выход которого соединены соответственно с вторым входом первого элемента И и вторым входом модулятора, а также элемент

ИЛИ, на приемной стороне — последовательно соединенные пороговый блок, декодер адреса, первый элемент И, счетчик и декодер информации, к второму входу которого подключен выход второго элемента И, входы которого соединены соответственно с первым выходом решающего блока и выходом декодера адреса, при этом второй вход первого элемента И является тактовым входом (1).

Однако известное устройство обладает малой скоростью передачи информации.

Цель изобретения — повышение скорости передачи информации.

Цель достигается тем, что в устройстве на передающей стороне выход счетчика подключен к первому входу элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом кодера адреса и вторым входом первого элемента И, а на приемной стороне введены последовательно соединенные блок памяти и блок элементов И, второй вход и выход которого соединены соответственно с выходом декодера адреса и третьим входом декодера информации, причем к входу блока памяти подключен первый выход решающего блока, второй выход которого соединен с входом порогового блока.

На чертеже приведена структурная электрическая схема предложенного устройства.

Асинхронное устройство для передачи и приема дискретной информации содержит на передающей стороне кодер 1 адреса, счетчик 2., первый элемент И 3, элемент ИЛИ 4, кодер 5

801294

15

Формула изобретения

55 еО

6S информации, модулятор б, элемент НЕ и второй элемент И 8, на приемной стороне — решающий блок 9, пороговый блок 10, декодер 11 адреса, блок

12 памяти, первый элемент И 13, счетчик 14, декодер 15 информации, второй элемент И 16 и блок 17 элементов И.

Асинхронное устройство работает следующим образом.

Тактовые импульсы поступают в кодер 1, в счетчик 2 и на первый элемент И 3. Из кодера 1 посимвольно поступает записанная последовательность, содержащая М символов "1" среди М позиций где М > И (последовательность Шермана). Если на выходе кодера 1 появляется символ "1", то соответствующий сигнал проходит через элемент ИЛИ 4 и первый элемент

И 3 на вход кодера 5. Если первый символ информации имеет значение "1", Щ то он проходит на первый вход модулятора 6 и излучается на частоте

Если этот символ "0", то он инвертируется на элементе НЕ 7 и далее через второй элемент И 8, на который подается разрешающий сигнал с выхода элемента ИЛИ 4, поступает на вто- рой вход модулятора б и излучается на, чаототе f, Если же с выхода кодера 1 снимается нулевой символ, то сигнал на элемент ИЛИ 4 не поступает, следовательно, ни один из сигналов не поступает. на входы модулятора б и ни на одной из частот не излучается сигнал (тем самым организуется пассивная пауза, необходимая в последовательности Шермана), После того, как все символы кода адреса переданы, т.е. пройдет М тактов, срабатывает счетчик 2 и подает разрешающий сигнал на элемент HJIH 4, благодаря чему оставшиеся в кодере

5 символы информации передаются на входы модулятора б аналогично описанному выше.

На приемной стороне символы адреса и информации поступают на частотах f< и fg . В исходном состоянии все элементы И 13 и 16 сигналов не пропускают. На вход второго элемента И 16 и в блок 12 с выхода решающего блока 9 поступают символы "1" или "0" в зависимости от того, какой

3 з входных сигналов больше. На вход орогового. блока 10 поступает непосредственно больший из сигналов. Если этот сигнал превышает порог, то в декодер 11 поступает символ "1", если не превышает — "0". Таким образом, на вход декодера 11 поступают результаты различения символов в канале с пассивной паузой, а на вход второго элемента И 16 — результаты различения в канале с активной паузой.

Блок 12 имеет М ячеек памяти и осуществляет скользящее запоминание, т.е. на каждом такте хранит значения последних N принятых символов. В блоке 17 число элементов И равно М, т.е ° равно числу "1" в используемой последовательности Шермана, и подсоединены они к соответствующим этой последовательности ячейкам блока 12.

В момент декодирования адреса сигнал с декодера 11 считывает через блок 17 значение первых M информационных символов из блока 12, а также подает разрешающий сигнал на второй элемент И 16, благодаря чему оставшиеся символы информации с выхода решающего блока 9 также поступают в декодер 15. Счетчик 14 подсчитывает проходящие через первый элемент И 13 импульсы и синхронизирует работу устройства.

Предложенное устройство отличается простотой реализации и позволяет повысить скорость передачи информации.

Асинхронное устройство для передачи и приема дискретной информации, содержащее на передающей стороне кодер адреса, вход которого соединен с входом счетчика и первым входом первого элемента И, выход которого подключен к входу кодера информации, выход которого соединен с первым входом модулятора и входом элемента

НЕ, выход которого подключен к первому входу второго элемента И, второй вход и выход которого соединены соответственно с вторым входом первого элемента И и вторым входом модулятора, а также элемент ИЛИ, на приемной стороне — последовательно соединенные пороговый блок, декодер адреса, первый элемент И, счетчик и декодер информации, к второму входу которого подключен выход второго элемента И, вхбды которого соединены соответственно с первым выходом решающего блока и выходом декодера адреса, при этом второй вход первого элемента И является тактовым входом, о т л и ч а ю щ е е с я тем, что, с целью повышения скорости передачи информации, на передающей стороне выход счетчика подключен к первому входу элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом кодера адреса и вторым входом первого элемента

И, а на приемной стороне введены последовательно соединенные блок памяти и блок элементов И, второй вход и выход которого соединены соответственно с выходом декодера адреса и третьим входом декодера информации, причем к входу блока памяти

801294

Составитель Е. Петрова

Техред М. PeAsec Корректор М. Нигула

Редактор М. Ткач

Эаказ 10459/80 Тираж 709 Подписное

BHHHtIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 подключен первый выход решающего блока, второй выход которого соединен с входом порогового блока.

Источники информации, принятые во внимание при экспертизе

1. Исследование методов адаптации и слежения за состоянием канала связи в системах передачи информации с решающей обратной связью. Отчет

УД 4761, Л., 1976, с. 35-59 (протоип).