Устройство для определения значенийбулевых функций

 

ОП ИСАЙИ И

ИЗОБРЕТЕН ИЯ

К АВТОРСКОИУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик

<»807269 (61) Дополнительное к авт. саид-ау (22) Заявлено 20.06.78 (2! ) 2631742/18-24 с присоединением заявки УЙ з (с )фф (д

4 06 F 7/00

Гвеудврставнний квинтет

ФСТР аа ааим язв4ретекий и втквытвй (2З ) Приоритет

Опубликовано 23.02.81. Бюллетень N 7

Дата опубликования описания 23.02.81 (53) УДК 681.32 (OB8.8.) В. А. Сечкин и О. Lf. Столяров (72) Авторы изобретения (7I) Заявитель. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗНАЧЕНИЙ

БУЛЕВЫХ ФУНКЦИЙ

Изобретение относится к логической обработке бинарных аигнап6в и может быть использовано в различного рода устройствах, связанных с проверкой и анализом состояния двухпозиционных элементов, например, в системах контроля и управления, содержащих двухпозипионные датчики, сигнапизаторы положения.

Известны устройства дпя определения значений булевых функций,в которых осуществляется последовательный ввод аргу36 ментов и производится их логическая обработка, в результате чего на выходе устройства формируется значение"заданной булевой функции этих аргументов. Это устройство содержит 12 элементов И, 27 .

35 элементов H-НЕ, три элемента память", три шины синхронизации и командные шины с соответствующими связями 51).

Наиболее близким по технической суш30 ности к предлагаемому является устройство для определения значений булевых функций, содержащее первый, второй и третий элементы И, три блока памяти, эле2 мент ИЛИ, информационный вход устройства, соединенный с первым входом третьего элемент. И и .с запрещающим входом второго элемента И, вход синхронизаций устройства соединен с первым входом второго и вторым входом третьего элементов И, вход кода операции устройства соединен с первым входом первого элемента И, с входом Установка 0 первого бпокй памяти, выход второго блока памяти соединен со вторым входом первого элемента И и с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу третьего блока памяти, вход которого соединен с выходом первого элемента И, выход первого блока памяти соединен с запрещающим входом третьего элемента И, а выход первого элемента ИЛИ является выходом устройf2) .

Недостатком известного устройства является то, что с его помощью могут быть определены значения булевых функций лищь дпя аргументов. заданных в прямом ко

3 80726 де и не могут быть определены дпл аргу ментов, часть из которых задана в инвертированном виде. Так дпя булевой функции ф,лХ AX )MgXAX>)9(X

Иепь изобретения - расширение класса 0 решаемых задач эа счет возможности задания аргумента в инвертированном виде.

Поставленная цепь достигается тем, что устройство дпя определения значений булевых функций, содержащее первый, BTo, f$ рой и третий элементы И, три блока памяти, элемент ИЛИ, информационный вход устройства, соединенный с первым входом третьего. элемента И и с запрещающим входом второго элемента И, выход синхрони- щ эации устройства соединен с первым входом второго и вторым входом третьего элементов И, вход кода операций устройства соединен с первым входом первого элемента И, с входом "Установка 0" пер- д5 вого блока памяти, выход второго блока памяти соединен со вторым входом первого элемента И и с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу третьего блока памяти, вход ксторого соединен с выходом первого элемента И, выход первого блока памяти соединен с запрещающим входом третьего элемента И, а выход первого элемента ИЛИ является выходом устройства, дополнительно содержит, четвертый и пятый эпементы И, второй и третий энементы ИЛИ, причем вход признака аргумента устройства соединен с запрещающим входсм четвертого элемента И, со

40 вторым входом второго элемента И, с запрещающим первым входом пятого элемента И и с третьим входом третьего эпемента И, первый вход четвертого эпемен та И и запрещающий второй вход пятого

45 элемента И соединены с информационным входом устройства, второй вход четвертого и вход пятого элементов И соединены с BxoRoM синхронизации устройства, запрещакхций третий вход пятого элемента

И соединен с выходом первого блока па30 мати, выходы второго и четвертого элементов К соединены с входами третьего элемента ИЛИ, выходы третьего и пятого элементов И соединены с входами второго элемента ИЛИ, выход третьего элемента

ИЛИ соединен с входом "Установка 0" второго блока памяти и с входом Установка 1" первого блока памяти, выход

9 4 второго элемента ИЛИ - с входом "Установка в 1" второго бпока памяти.

На чертеже представлена схема устройства дпя опредепения значения булевых функций.

Устройство содержит вход 1 кода операции, вход 2 синхронизации, шина 3 признака аргумента,,элементы И 4-8, эпементы ИЛИ 9-11, блоки 12-14 памяти, Устройство работает следунмцим образом.

На вход устройства последовательно поступают аргументы заданной булевой функции, значение которой спедует определить. Импульсы синхронизации строби- . руют поступление входных сигнагов на второй, третий, четвертый и пятый элементы И. Одновременно с поступлением каждого входного сигнала на шине 3 признака аргумента формируется сигнал логическая 1, если аргумент входит в булевое выражение в прямом коде, и сигнал логический О, если аргумент входит в выражение в инвертированном коде. В зависимости от значения аргумента j "0 ипи 1") и сигнапа на шине 3 входной сигнап проходит через второй, третий, четвертый ипи пятый элементы И. Входной сигнал с уровнем погическаа 1, если аргумент задан в прямом коде, и с уровнем логи1 ческий О, если аргумент задан в инвертированном виде, поступает.иа вход "Установка 1 второго блока памяти. Если же входной сигнал имеет уровень "логический 0 дня аргумента, заданного в прямом коде, ипи "логическая 1» дпя аргумента, заданного в прямом коде, или логическая 1" дпя аргумента, заданного в инвертированном виде, то он устанавливает в. нулевое состояние второй блок памяти и в единичное состояние третий блок памяти. Единичное состояние третьего блока памяти блокирует поступление поспедукюцих сигналов на вход Установ- ка 1 второго блока памяти, обеспечивая правильное выполнение операции "коньюнкция . Сигнал на входе,1 появляется в промежутках между импульсами синхронизации, путем операции "конъюнкция соответствует уровень логический О, а операции

"дизъюнкция - уровень логическая 1. При выполнении операции "диэъюнкция" сигнал на входе 1 устанавливает в нулевое состояние третий блок памяти, раэблокируя третий и пятый элементы И и разрешая установку в единичное состояние второго блока памяти, если следующий входной сигнай

80726

3$ имеет уровень погнческая l и аргумент задан в прямом коде или входной сигнап имеет уровень логический 0 и аргумент задан в инвертированном коде. Одновременно, сигнал логическач 1 на вхойе 1 разрешает перезапись единичного состояния второго блока памяти в первый блок памяти, фиксируя тот факт, что хотя бы один дизъюнктивный член в двоичной последовательности равен 1. После прохож- 10 дения всей последовательности входных сигнапов на выходе первого элемента .

ИЛИ имеет место значение заданной булевой функции.

Известные устройства обеспечивали 15 возможность опредеиения только функций дпя аргументов, заданных в прямом виде, и не позволяли определять функции аргументов, часть из которых задается в инвертированном виае. Это приводило к не- щ обходимости создания сложных. схем дпя систем, прчменяющихся при управлении и контроле техническими средствами, агрегатами и технологическими процессамй в различных отраслях промыш пенности и 2S народного хозяйства.

Применение предлагаемого технического решения обеспечит возможность сократить расходы на аппаратурную реализацию устройств для определения значений буневых. функций, что значительно уменьшит затраты в целом на создание систем для управпения техническими и технопогическими средствами.

Формула изобре тения

Устройство для определения значений . булевых функций, содержащее первый, второй и третий элементы И, три блока памя40 . ти, элемент ИЛИ, информационный вход устройства соединен с первым входом третьего элемента И и с запрещающим входом второго элемента И, вход синхронизации устройства соединен с первым що» 4 аом второго и вторым входом третьего элементов И, вход кода операций устройства соединен с первым входом первого

Q 6 элемента И, с входом "Установка 0 первого блока памяти,выхоа второго блока памяти соединен со вторым входом первого элемента И, с первым входом первого элемента ИЛИ, второй ехоп которого подключен к выходу третьего блока памяти, вход которого соединен с вь.ходом перво-. го элемента И, выход первого блока asмяти соединен с запрещающим входом третьего элемента И, а выход первого элемента ИЛИ являегся выходом устройства, отличо ющееся тем,что, с целью расширения класса решаемых asдач за счет воэможности задания аргумента в инвертированном вийе, оно йопопнитепьно, содержит четвертый и пятый элементы И. второй и третий элементь1 ИЛИ, причем вход признака аргумента устройства соединен с запрешак цим входом четвертого элемента И, со вторым входом второго элемента И, с эапрешаюшим первым вхоаом пятого элемента И, с третьим входом третьего элемента И, первый вход . четвертого эпемента И и запрещакзций второй вход пятого элемента: И соединен с информационным входом устройства, второй вход четвертого и вход пятого элемента И соединены с входом синхронизации устройства, эапрещанхпий третий вход пятого элемента И соединен с выхо» дом первого блока памяти, выходы второго и четвертого элементов И соединены с входами третьего элемента ИЛИ, выходы третьего и пятого эпементов И соединены с входами второго эпемента ИЛИ, выход третьего элемента ИЛИ соединен с входом "Установка 0 второго блока памяти и с входом Установка 1 первого бнока памяти, выход второго элемента

ИЛИ соединен с входом Установка 1 второго блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Патент США hb 3832696, кп. 235 164, 72.

2. Патент, Великобритании

М 1466466, кл. Н 3 Р, 72 (прототип) 807269

Составитель О. Свиридов

Редактор Л. Белоусова Техред Т.Маточка Корректор Н. Швьщкая

Заказ 290/72 Тираж 756 Подлисное

ВНИИПИ Государственного комитета СССР по делам иаобретений и открыгий

113035, Москва, Ж 5, Раушская наб., д, 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4