Устройство для синхронизации вычис-лительной системы

 

О П И С А Н И Е (») gp9132

И ЗОБРЕТЕ Н Nfl

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскин

Социалистическик

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 22.09.79 (21) 2665955/18-24 с присоединением заявки №вЂ” (23) Приоритет — (51) М Кл. з

G 06 F 1/04

Гасударственный кемитет

СССР аа мнем нзебретений и аткрмтнй (53) УДК (81.325 (088.8) Опубликовано 28.02.81. Бюллетень №8

Дата опубликования описания 05.03.81 (72) Автор изобретения

В. П. Хельвас (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Изобретение относится к вычислительной технике и может быть::спользовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных машин.

Известно устройство для синхронизации 5 вычислительной системы, содержащее генератор тактовых импульсов, распределители тактовых импульсов по числу процессоров в системе, устройства управления и первые схемы И о числу управляемых процессоров в системе, причем выход генератора тактовых импульсов соединен с входом раснределителя импульсов управляющего процессора и первыми входами первых элементов И, выходы которых соединены с входами распредлителей импульсов управляемых процессоров, группы входов устройств управления соединены с группой, выходов соответствующего распределителя импульсов, первые входы распределителей импульсов управляемых процессоров соединены с выходом соответствующего элемента И (1) .

Распределители импульсов управляются импульсами, поступающими с генератора тактовых импульсов на вход распределителя импульсов управляющего процессора непосредственно, а на входы распределителей импульсов управляемых процессоров через схемы И. Разрешение (или запрет) на прохождение тактовых импульсов на распределители импульсов управляемых процессоров формируется по состоянию соответствующего распределителя импульсов.

Недостатком устройства является его низкая надежность, которая обусловлена наличием в устройстве состязаний сигналов, что приводит к уменьшепию длительности отдельных тактовых импульсов на выходах распределителей импульсов управляемых процессоров, а также к появлению ложных тактовых импульсов, которые не позволяют осуществить заданную синхронизацию распределителей импульсов, Причиной состязаний сигналов является различие во времени их прохождения по логическим цепям и через запоминающие элементы (триггеры).

Наиболее близким к предлагаемому по технической сущности является устройство для синхронизации-вычислительной системы, содержащее генератор тактовых импульсов, .двухтактные управляющий и управляемые распределители импульсов, выходы которых

809132 являются выходами устройства, блоки управления по числу управляемых распределителей импульсов, две группы элементов

И и группу элементов ИЛИ с числом элементов в каждой группе, равным числу управляемых распределителей, выход генератора тактовых импульсов соединен со входом управляющего распределителя и с первыми входами элемеьтов И обеих групп, вторые входы элементов первой группы подключены к выходам соответствующих блоков управления, первая группа входов которых подключена к выходам соответствующих распределителей импульсов, вторые группы входов блоков управления являются входами устройства, входы элементов

ИЛИ соединены с выходами соответствующих элементов И первой и второй групп, а выходы — с соответствующими входами управляемых распределителей импульсов (2).

Устройство позволяет обеспечить заданную по программе сходимость временных диаграмм двух и более двухтактных распределителей импульсов.

Генератор тактовых импульсов формирует две серии импульсов, сдвинутых друг относительно друга на 1)2 периода. Одна из этих серий поступает на первые входы всех распределителей импульсов, другая поступоступает на второй вход управляющего раси редел ител я импульсов непосредственно, а на управляемые распределители импульсов через группы элементов И и ИЛИ. Из одной серии тактовых импульсов распределителями формируются четные, а из другой нечетные тактовые импульсы. Управление передачей серии импульсов на вторые входы управляемых распределителей производится соответствующими блока1ми управления на группах элементов И и ИЛИ.

Однако известное устройство пригодно только для синхронизации двухтактных распределителей импульсов, а для синхронизации однотактных распределителей импульсов оно неприменимо, что существенно сужает область его применения.

Цель изобретения — расширение области применения устройства.

Поставленная цель достигается тем, что устройство для синхронизации вычислительной системы, содержащее генератор тактовых импульсов, управляющий и К управляемых распределителей импульсов (К-число каналов синхронизации), К блоков управления, первую и вторую группу из К элеметов и И группу из К элементов ИЛИ, причем выход генератора тактовых импульсов соединен со входом управляющего распределителя и с первыми входами элементов И первой и второй группы, вторые входы элементов И первой группы подключены к выходам соответствующих блоков управления, группа выходов каждого управляемого распределителя импульсов подключена к первой группе входов каждого блока управления, вторая группа входов каждого

10 5

2О

25 зо

4 из которых соединена со входами устройства, входы каждого элемента ИЛИ группы соединены с выходами соответствующих элементов И первой и второй групп, а выход — со входом соответствующего управляемого распредлителя импульсов, содержит элементы ИЛИ-HE и НЕ, триггер, элемент задержки, выход которого подключен ко вторым входам элементов И второй группы, а вход — к выходу триггера, счетный вход которого соединен с выходом элемента ИЛИ=

НЕ, вход установки триггера через элемент

НЕ подключен к первому выходу управляющего распределителя импульсов, выходы ко-, торого с второго по 1-ый соединены со входами элемента ИЛИ-HF.

Блок управления содержит первую и вторую группу элементов И, первый и второй элементы ИЛИ, элементы ИЛИ-HE и НЕ, триггер и элемент задержки, причем первые входы элементов И первой и второй групп подсоединены к соответствующим входам первой группы входов блока управления, вторые входы соединены с соответствующими входами второй группы входов блока управления, выходы элементов И первой группы подключены к входам первого элемента ИЛИ, а выходы элементов И второй группы — к входам второго элемента ИЛИ, выходы первого и второго элементов ИЛИ блока управления соединены с входами элемента ИЛИ-НЕ блока управления, выход которого подключен к счетному входу триггера, установочный вход триггера блока управления которого через элемент НЕ блока управления соединен с выходом первого элемента ИЛИ, а выход через элемент задержки — с выходом блока управления.

На фиг. 1 приведена схема устройства для синхронизации вычислительной системы; на фиг. 2 — схема блока управления.

Устройство содержит генератор 1 тактовых импульсов, управляющий 2 и управляемые 3 распределители импульсов, блоки

4 управления, элемент ИЛИ-НЕ 5, элемент

HE 6, триггер 7, элемент 8 задержки, элементы И 9 и 10 первой и второй групп, эле менты ИЛИ 11, входы 12 устройства. Блок

4 управления включает элементы И 13 и

14, элементы ИЛИ 15 и 16, элемент НЕ 17, элемент ИЛИ-НЕ 18, триггер 19, элемент

20 задержки. Выход генератора 1 тактовых импульсов соединен со входом управляющего распределителя 2 импульсов и с первыми входами элементов И 9 и 10 обеих групп. Вторые входы элементов И 9 первой группы подключены к выходам соответствующих блоков 4 управления, первая группа входов которых подключена к выходам соответствующих распределителей 3 импульсов, вторые группы входов блоков 4 управления соединены со входами 12 устройства. Входы элементов ИЛИ 11 соединены с выходами соответствующих элементов И 9 и 10 первой и второй групп, а выходы — с входами соответствующих управ809132 ляемых распределителей 3 импульсов.,Выход элемента 8 задержки подключен к вторым входам элементов И 10 второй группы, а вход — K выходу триггера 7, счетный вход которого соединен с выходом элемента ИЛИНЕ 5. Вход установки триггера 7 через элемент НЕ 6 подключен к одному из выходов управляющего распределителя 2 импульсов, остальные выходы которого соединены со входами элемента ИЛИ-НЕ. В блоке 4 управления первые входы элементов И 13 и ,14 соединены с первой группой входов, а вторые — со второй групой входов блока 4 управления. Выходы элементов И 13 подключены к входам элемента ИЛИ 15, а выходы элементов И 14 — к входам элемента ИЛИ 16. Выходы элементов ИЛИ 15 и 16 соединены со входами элемента ИЛИ15

НЕ 18, выход которого подключен к счетному входу триггера 19, установочный вход которого через элемент НЕ 17 соединен с выходом элемента ИЛИ 15, а выход через элемент задержки 20 — с выходом блока 26

4 управления.

Устройство работает следующим образом

Оно обеспечивает синхронизацию тактовых импульсов двух и более распределителей импульсов с любым наперед заданным сдвигом одноименных импульсов. Совпадение одноименных тактовых импульсов управляющего и управляемых распределителей или их сдвиг определяется внешними управляющими сигналами, подаваемыми по входам 12 на вход блоков 4 управления и мо- щ жет бперативно изменяться в процессе работы распределителей. Генератором 1 тактовых импульсов формируется серия тактовых импульсов, которая поступает на вход управляющего распределителя 2 импульсов, на выходе которого формируются последовательные во времени тактовые импульсы, из которых на элементах ИЛИ-HE $ и HE 6, триггере 7 и элементе 8 задержки формирует ся управляющий сигнал, которым на элементах И 9 и 10 и-элементе ИЛИ 11 произ40 водится управление передачей серии импульсов с выхода генератора 1 на входы управляемых распределителей 3 импульсов. На счетный вход триггера 7 через элемент ИЛИ=

НЕ 5 подаются два тактовых импульса с номерами и и п+, которые определяют 4s заданную синхронизацию распределителей импульсов. На установочный вход (вход обнуления) триггера 7 подается тактовый импульс с номером и — 1. Таким образом, на выходе триггера 7 формируется сигнал низкого уровня, передний фронт которого всегда соответствует заднему фронту п-го такта (поскольку триггер всегда предварительно устанавливается в нулевое состояние предшествующим тактом), а задний фронт строба соответствует заднему фронту и+ k-му ss такту. Для устранения ложных сигналов на фронтах при совпадении управляющего сигнала и тактов с выхода генератора на элементах И 9 элементом 8 задержки сигнал с выхода триггера 7 задерживается на время т . Управляющими сигналами, подаваемыми по входам 12 на вход элементов И 13 и 14 блоков 4 управления подключаются заданные такты, которые через элементы И 13 и 14, ИЛИ 15 и 16; HE 17 и ИЛИ-НЕ 18 поступают на установочный и счетный входы триггера 19. Причем такты выбираются таким образом,,чтобы такт с номером п, формирующий передний фронт строба, подавался на вход одного из элементов И 13, а с номером п +М„ формирующий задний фронт — на вход одного из элементов И 14. Таким образом, на выходе триггера 19 формируется управляющий сигнал высокого уровня, передний фронт которого всегда соответствует заднему фронту и-1 о такта (поскольку триггер всегда предварительно устанавливается в нулевое положение передним фронтом и-ro такта), а задний фронт сигнала соответствует заднему фронту такта с номером n+k. Выходной сигнал триггера 19, задержан"ый на элементе 20 задержки на время (y

ЗФФ 3 Х%o3 поступает на второй вход соответствующего элемента И 9. Управляющими сигналами, с помощью которых через элементы И 9 и

10 осуществляется передача на входы управляемых распределителей тактов генератора 1, обеспечивается заданная синхронизация всех распределителей.

Допустим, необходимо обеспечить совпадение одноименных тактов управляющего и одного из управляемы.: распределителей импульсов. На выходе управляющего распределителя 2 формируются тактовые импульсы ТИ 1, ..., ТИ 8 (допустим, при включении устройства первым формируется такт ТИ 6), На счетный вход (Т-вход) триггера 7 через элемент ИЛИ-НЕ 5 поступают такты

ТИ 2, ТИ 5, а на вход обнуления (k-вход) через элемент НЕ 6 — такт ТИ 1. На выходе триггера 7 формируется управляющий сигнал, который, будучи задержанным, поступает на второй вход элемента И 10. Триггер 7 устанавливается в нулевое состояние низким уровнем потенциала, а изменяет свое состояние при поступлении на счетный вход положительного фронта. Первые тактовые импульсы с выхода генератора 1 (после его включения) через соответствующий элемент И 10 (на первом входе. которого разрешающий потенциал управляющего сигнала) поступают на распределитель 3, которым формируется последовательность тактовых импульсов (допустим начиная с ТИ 3).

Тактовые импульсы будут формироваться до того момента, пока управляющим сигналом на первом входе элемента И 10 не будет заблокировано поступление тактов с выхода генератора на вход распределителя 3. В рассматриваемом случае последним тактовым импульсом сформируется ТИ 7. Затем управляющим сигналом будет вырезано из последовательности тактов генератора три импульса. Тактовые импульсы ТИ 8 и по809132 следующие будут сформированы, когда управляющим сигналом будет разрешена передача тактов с генератора 1 на распределитель 3. После формирования распределителем 3 импульса ТИ 2 на выходе блока 4 управления устанавливается положительный уровень сигнала, которым через элемент И 9 подключаются такты генератора 1 к входу распределителя 3. Происходит формирование тактовых импульсов до ТИ 5, после чего блокируется на элементах И 9 и 10 поступление двух тактов на вход распределителя 3. При блокировке тактов на вход управляемых распределителей происходит смещение тактовой сетки управляющего распределителя до их полного совпадения. Управляемые распределители импульсов могут одновременно функционировать с различным относительно управляющего распределителя сдвигом тактовых сеток в зависимости от режима работы вычислительной системы.

Предлагаемое устройство обладает широкой областью применения. Оно позволяет 20 осуществить синхронизацию однотактных распределителей импульсов, а также применимо для синхронизации двухтактных распределителей импульсов. При этом один из выходов генератора тактов подключается к первым входам всех распределителей импульсов, а второй выход — в соответствии со схемой (фиг. 2).

Формула изобретения

1. Устройство для синхронизации вычислительной системы, содержащее генератор тактовых импульсов, управляющий и К управляемых распределителей импульсов (К— число каналов синхронизации), К блоков 35 управления, первую и вторую группу из К элементов И и группу из К элементов ИЛИ, причем выход генератора тактовых импульсов соединен со входом управляющего распределителя и с первыми входами элементов И первой и второй группы, вторые входы элементов И первой группы подключены к выходам соответствующих блоков управления, группа выходов каждого управляемого распределителя импульсов подключена к первой группе входов каждого блока управления, вторая группа входов каждого из которых соединена со входами устройства, входы каждого элемента ИЛИ соединены с выходами соответствующих элементов И первой и второй групп, а выход — со входом соответствующего управляемого распределителя импульсов, отличающееся тем, что, с целью расширения области применения, оно содержит элементы ИЛИ-НЕ и НЕ, триггер, элемент задержки, выход которого подключен ко вторым входам элементов И второй группы, а вход — к выходу триггера, счетный вход которого соединен с выходом элемента ИЛИ-НЕ, вход установки триггера через элемент НЕ подключен к первому входу управляющего распределителя импульсов, выходы которого с второго по f-ый соединены со входами элемента ИЛИ-HE.

2. Устройство по п. 1, отличающееся тем, что блок управления содержит первую и вторую группу элементов И, первый и второй элементы ИЛИ, элементы ИЛИ-НЕ, и НЕ, триггер и элемент задержки, причем первые входы элементов И первой и второй групп подсоединены к соответствующим входам первой группы входов блока управления, вторые входы соединены с соответствующими входами второй группы входов бло ка управления, выходы элементов И первой группы подключены к входам первого элемента ИЛИ, а выходы элементов И второй группы — к входам второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены с входами элемента ИЛИ-НЕ, выход которого подключен к счетному входу триггера, установочный вход триггера блока управления через элемент НЕ соединен с выходом первого элемента ИЛИ, а выход через элемент задержки — с выходом блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 458825, кл. G 06 F 15/16, 1975.

2. Авторское свидетельство СССР по заявке № 24094?3/18-24, кл. G 06 F 15/16, 1976.

809133

Фиг.1

В ых.Ъ

12 фиР. 2

Редактор А. Лежнина

Заказ 8/56

Составитель Н. Слюсарев

Техред А. Бойкас Корректор Ю. Макаренко

Тираж.745 Подписное.ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 l 3035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4