Однородная вычислительная среда

 

ОП ИСАЫИЕ

ИЗОБРЕТЕЫ ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

««815725

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 07.07.78 (21) 2640972/! 8-24 (51) М Кл.з с присоединением заявки №вЂ”

G Об F 7/00

Гееударстееииый комитет

СССР ае делам изабретеиий и открытий (23) П р нор итетвЂ

Опубликовано 23.03.81.. Бюллетень № 11

Дата опубликования описания 28.03.81 (53) УДК 681.327 (088.8) (72) Авторы изобретения

В. К. Габелко и В. А. Смирнов (71) Заявитель

gпвь .- д (54) ОДНОРОДНАЯ ВЫЧИСЛИТЕЛЬНАЯ СРЕДА

Изобретение относится к вычислительной технике и дискретной автоматике и может быть использовано при построении цифровой аппаратуры повышенной надежности.

Известна однородная вычислительная среда, содержащая ячейки из элементов И и ИЛИ (1).

Недостатком ее является низкая надежность.

Наиболее близкой к изобретению по технической сущности является однородная вычислительная среда, содержащая матрицу триггеров из N строк и N столбцов, причем каждый i-тый (i = 1, ..., N) столбец матрицы содержит один рабочий триггер, (i-1) тестирующих триггеров, (М-1,) резервных триггеров. Среда содержит, кроме того,блоки перестроек (2).

Недостаток среды — низкая надежность.

Цель изобретения — повышение надежности.

Поставленная цель достигается тем, что в среду введены две группы элементов ИЛИ и в каждый столбец матрицы, кроме первого. введены три элемента И, причем входы первого элемента И каждого -того (j = 2,..., N) столбца соединены с выходами тестирующих триггеров того же столбца, прямой

2 вход первого элемента И соединен с первым входом второго элемента И того же столбца, второй вход которого соединен с выходом рабочего триггера того же столбца, а выход соединен с первым входом (J-1) -го элемента ИЛИ первой группы, второй вход которого соединен с выходом третьего элемента И -того столбца, первый вход тре- . тьего элемента И 1 -того столбца подключен к инверсному выходу первого элемента И того же столбца, а второй вход третьего элемента И к-того (к = 3, ..., N) столбца соединен с выходом (к-2) -го элемента ИЛИ второй группы, имеющего (к-1) входов, при чем с-тый (т. = 1,..., к-1) вход (к-2)-го элемента ИЛИ второй группы соединен с выходом т;того резервного триггера (к-С)-того столбца, второй вход третьего элемента И второго столбца соединен с выходом первого резервного триггера первого столбца, выходы элементов ИЛИ первой группы и выход рабочего триггера первого столбца являются выходами среды.

На фиг. 1 приведена блок-схема однородной вычислительной среды с управляющими связями, обеспечивающими запись информации и тестовую проверку для случая

815725 воды 26, 29, 29, и 32,— 32 и устанавливают тестирующие триггеры контрольных разрядов в «ноль», со второго вывода генератора 35 импульс подается на входные

4-х разрядной среды; на фиг. 2 — то же, со связями, обеспечивающими выдачу информации со среды.

Однородная вычислительная среда содержит столбцы! — 4, рабочие триггеры ocHoBHblx разрядов 5 — 8, тестируюгцие триггеры 9 — 14, резервные триггеры 15 — 20, элементы 21 И, внешние выводы 22 — 22ч, 23 23н 24,— 24ч, 25, — 25Ф, 26,— 26„, 27

27 28„ — 28 291 — 29ч. 301 — 30q 311 — 31ь

32 — 32, 33, — 33, вход 34. генератор 35 тестовых сигналов, элемент 36 ИЛИ, дополнительные элементы 37 ИЛИ, элементы 37 — 40 И, элементы 41 ИЛИ, выходные шины однородной вычислительной среды

42 — 45.

Принцип работы однородной вычислительной среды состоит в следующем.

Входная информация подается независимо в столбцы 1 — 4. Для хранения и выдачи информации используются триггеры 58, а также триггеры 15-20. Триггеры 9-14 используются для тестового контроля. Ис- 2о правность 4-го (старшего) разряда контролируется триггерами 9 — 11, исправность

3-го разряда — триггерами !2 и 13, исправность 2-го разряда — триггером 14, исправность 1-го разряда не контролируется.

Наличие корреляционных связей между 5 разрядами в интегральном исполнении позволяет применить косвенный контроль.

Количество тестирующих триггеров каждого разряда кратно весу разряда (фиг. 1).

Для резервирования основных разрядов используются резервные разряды. эо

Триггер основного 4-го разряда резервируется триггерами 15 в 17, триггер 3-го разряда — триггерами 18 и 19. триггер 2-го разряда — триггером 20, триггер 1-го разряда не резервируется. Количество резервных триггеров также кратно весу разряда (фиг. 1).

Таким образом, предлагаемый резерви— рованный регистр сохраняет работоспособность при отказах типа «ложный ноль», т. е. тогда, когда требуемые логические единицы не могут быть выданы и вместо них выдаются нули.

Однородная вычислительная среда работает следующим образом.

В режиме записи информация поступает на вход 34 независимо в каждый столбец 45

1 — 4 на внешние выводы 25, 28, 21 и 22,.

Для разрыва цепи сдвига от старшего к младшему разряду на выводы 24ч, 27>, 30,„, и 33, подается внешний потенциал запрета, а на выводы 24 — 24, 27» — 27, 274, 30, 304, 30» и 334 — 33 подается вйешний потенциал, разрешающий сдвиг информации.

В режиме контроля тест-программа проверки исправности модулей с первого выхода генератора 35 подается на выходные вывыводы 28„ 31ч, 315 — непосредственно и через элемент 36 на выводы 25+, 28 и 31 .

Второй импульс от генератора 35 устанавливает тестирующие триггеры в «единицу».

В случае неисправности какого-либо мо дуля исключается считывание информации с рабочего триггера данного столбца.

При контроле однородной вычислительной среды сигналы тестирующих триггеров подаются на элементы 39 И (фиг. 2). В случае исправности с прямого выхода элемен— та 39 И на один из входов элемента 40 И подается разрешающий потенциал, на второй вход элемента 40 И поступает информация, подлежащая считыванию с рабочего риггера, которая с выхода элемента 40 И через элемент 41 ИЛИ подается на соответствующую выходную шину. При неисправности тестирующих триггеров с прямого выхода элемента 39 И выдается запрещащий потенциал, а с инверсного — разрешающий. Разрешающий потенциал поступает на один из входов элемента 38 И, а на другой вход которого подается информация с выхода соответствующих элементов 37 ИЛИ, и выходная информация с выхода элементов 38 И через соответствующий элемент 41 ИЛИ подается на шину выходной информации. Таким образом, при неисправности какого-либо столбца используется информация резервных разрядов.

Технико-экономический эффект от применения изобретения состоит в повышении надежности однородной вычислительной среды за счет контроля и резервирования кратного весу разряда. При последовательных отказах любых интегральных схем с однороднои вычислительнои среды продолжает поступать информация без потери точности.

Лишь неисправность интегральной схемы, с которой снимается первый основной разряд, приводит к потере точности на величину младшего разряда. Кроме того, имеется возможность контроля однородной вычислительной среды без нарушения цикла работы.

Формула изобретения

Однородная вычислительная среда, содержащая матрицу триггеров из N .строк и N столбцов, причем каждый i-тый (i =

= 1, ..., N) столбец матрицы содержит рабочий триггер, (i-! ) тестирующих триггеров, (N-i) резервных триггеров, отличающаяся тем, что, с целью повышения надежности, в среду введены две группы элементов ИЛИ и в каждый столбец матрицы, кроме первого, введены три элемента И, причем входы первого элемента И каждого -того (-= 2, ... N) столбца соединены с выходами тестирующих триггеров того же столбца, прямой выход первого элемента И соединен с первым входом вто815725 рого элемента И того же столбца, второй вход которого соединен с выходом рабочего триггера того же столбца, а выход соединен с первым входом j-1)-ro элемента ИЛИ первой группы, второй вход которого соединен с выходом третьего элемента Ир-того 5 столбца, первый вход третьего элемента И ,1--того столбца подключен к инверсному выходу первого элемента И -того же столбца, а второй вход третьего элемента И к-того (К = 3,..., N) столбца соединен с выходом (К-2) -го элемента ИЛИ второй группы, 10 имеющего (К-!) входов, причем г.-тый (3 =

=- 1, ..., к-1) вход (к-2)-го элемента ИЛИ второй группы соединен с выходом -того резервного триггера (к-$)-того столбца, второй вход третьего элемента И второго столбца соединен с выходом первого резерв— ного триггера первого столбца, выходы эле— ментов ИЛИ первой группы и выход рабочего триггера первого столбца являются выходами среды.

Источники информации, принятые во внимание при экспертизе

1. Евреинов Э. В. и Праншливили И. В.

Цифровые автоматы с направляемой структурой. М., «Энергия», 1974, с. 35.

2. Авторское свидетельство СССР № 443382, кл. G 06 F 7/00, 14.02.73 (прототип).

815725

Составитель Е. Пупырев

Редактор Г. Кацалап Техред А. Боикас Корректор М. Шароши

Заказ 662/79 Тираж 740 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! l 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 филиал ППП «Патент», г. Ужгород, ул. Проектная, 4