Регистр

 

ОП HCAHHE

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ТЕЛЬСТВУ

Союз Советскик

Социалистическия

Республик (ui822367

-еЪ (61) Дополнительное к авт. свид-ву рз)м. к.з (2?) Заявлено 270679 (21) 2787948/18-21 с присоединением заявки ¹

Н 03 К 17/62

Государственный комнтет

СССР яо делаи изобретений н открытий (23) Приоритет

Опубликоаано 150481. Бюллетень №14

Дата опубликования описания 15. 04. 81

1 (53) УДК 621.372, .3 (088. 8) I .A. A. Кузнецов, Д. В. Сотский и Б. И. Игнатов (72) Авторы изобретения (71) Заявитель (54) РКГИСтр

Изобретение относится к цифровой вычислительной технике и предназначено для использования в аналогоцифровых преобразователях.

Известен регистр последовательноприближения, выполненный в интегральном исполнении., входящий в состав аналого-цифрового преобразователя и содержащий в каждо>л разряде пять логических узлов (1).

Недостатко л этого регистра является относительно высокая сложность

Известен также регистр, содержа-, щий счетный триггер и разряды, каждый из которых содержит первый и второй RS-триггеры.и первый и второй элементы И, выходы которых соединены соответственно с S u R-входами первого RS-триггера того же разряда, тактовые входы первых RS-триггеров соединены с прямым выходом счетного триггера, инверсный выход которого соединен с тактовыми входами вторых

RS-триггеров P).

Недостатком этого регистра является относительно низкое быстродействие.

Цель изобретенйя — повьпаение быстродействия.

Поставленная цель достигается тем, что в регистре, содержащем триггер и разряды, каждый из которых содержит .первый и второй RS-триггеры и первый и второй элементы И, выходы которых соединены соответственно с

S u R входами первого RS-триггера того же разряда, тактовые входы первых RS-триггеров нечетных разрядов и вторых RS-триггеров четных разрядов соединены с прямым выходом счетного триггера„ инверсный выход которого соединен с тактовыми входами вторых RS-триггеров нечетных разрядов и первых RS-триггеров четных разрядов, а первые входы элементов

И в каждом разряде. соединены с инверсным выходом второго RS-триггера того же разряда, S-вход которого сое20 динен с вторым входом первого элемента И того же разряда, который в каждом разряде, кроме первого, соединен с прямым выходом второго

RS-триггера предыдущего разряда, а второй вход первого элемента И первого разряда соединен с входом запуска, вторые входы вторых элементов.И соединены с управляющим входом.

На чертеже показана структурная

30 схема предлагаемого регистра.

822367

Регистр содержит счетный триггер

1, разряды 2-4, каждый иэ которых содержит первый 5 и второй б RSтриггеры и первый 7 и второй 8 элементы И, выходы которых соединены соответственно с S u R-входами первого RS-триггера 5 того же разряда, первые входы элементов И 7 и 8 в каждом разряде соединены с инверсным выходом второго RS-триггера б того же разряда, S-вход которого соединен с вторым входом первого элемента И 7 того же разряда, который в каждом разряде, кроме первого 2, соединен с прямым выходом второго

RS-триггера 6 предыдущего разряда, а второй Йход первого элемента И 7 первого разряда 2 соединен с входом

9 запуска, вторые входы вторых элементов И 8 соединены с управляющим входом 10.

Регистр работает следующим образом.

В исходном положении триггеры 5 и 6 всех разрядов установлены в состояние логического нуля, т.е. на прямых выходах — логические нули, а на инверсных выходах — логические единицы. На выходах элементов И 7 и 8 — логические нули, так как на вхОд 10 в начальный момент не поступает сигнала и нет сигнала за.пуск на входе 9. Это устойчивое положение, в котором регистр может находиться длительное время.

Процесс преобразования начинается с сигнала запуск в виде логической единицы, которая с приходом тактового импульса поступает на вход элемента И и на вход установки Я триггера б. В этом случае на вход установки S триггера 5 первого разряда поступает логическая единица, так как на входах элемента И

7 — логические единицы, и он устанавливается в состояние логической единицы. Остальные триггеры находятся в исходном состоянии логического нуля, так как на их входах либо логический нуль, либо они тактируются следующим тактом.

При работе схемы в качестве регистра в аналого-цифровом преобразователе напряжение, соответствующее логической единице первого разряда сравнивается с измеряемым н йряжением U . Если U„) U

Бх<Пц „- на выходе логическая единйца.

Допустим, что И <à -U< =Пцс я, где а — код первого разряда регистра, тогда на выходе компаратора появляется сигнал логической единицы, который должен сбросить триггер 5 первого ряда в состояние

Формула изобретения

Регистр, содержащий счетный триггер и разряды„ каждый из которых содержит первый и второй RS-триггеры и первый и второй элементы И, выходы которых соединены соответственно с S u R входами первого RSтриггера того же разряда, тактовые входы первых RS-триггеров нечетных разрядов и вторых RS-триггеров четных разрядов соединены с прямым выходом счетного триггера, инверсный выход которого соединен с тактовыми входами вторых RS-триггеров, нечетных разрядов и первых RS-триггеров55 бО

65 логического нуля, что соответствует кодff а,,=0 °

Действительно, с приходом логической единицы в пределах первого тактового импульса с входа 10 и на выходе элемента. И 8 появляется логическая единица, которая поступает на вход сброса триггера 1 старшего разряда и устанавливает его в состояние логического нуля, что соответствует коду а =0.

С приходом второго тактового импульса триггер 6 первого разряда 2 устанавливается в единичное состояние, тем самым блокируются входы

S u R триггера 6 от поступающих им35 пульсов и устанавливается в единичное состояние триггер 5 второго разряда, так как íà его входе установки S — логическая единица.

Допустим, что U> a„ Uk<+а Uк

2Π— — Пцп, где а — код второго разря- . да, а Б —. напряжение ЦАП, соответствующее второму разряду.

Тогда в пределах второго тактового импульса на вход 10 поступает сигнал логического нуля, который дол-. жен оставить триггер 5 второго разряда в единичном состоянии, что соответствует коду а =1.

Действительно, на вход сброса R триггера 5 второго разряда поступает сигнал логического нуля, так как на выходе элемента И 8 второго розряда - логический нуль и триггер 5 второго разряда остается в прежнем единичном состоянии.

З5 С приходам очередного тактового импульса триггер 6 второго разряда устанавливается в единичное состояние, блокируя входы S u R триГгера

5 второго разряда и триггер 5 третьего разряда в устанавливается единичное состояние.

После установки кода в младшем разряде происходит установка логической единицы на выходе триггера

6 последнего разряда, которая фик45 сирует окончание преобразования и которая при непрерывном режиме работы регистра устанавливает все триггеры в исходное положение.

822367

СоставителЬ О. Скворцов

Редактор С. Тимохина Техред M.Коштура Корректор М. Вигула

Заказ 1893/83 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 четных разрядов,о т л и ч а ю щ и йс я тем, что, с целью повышения бы- i стродействия, первые входы элементов И в каждом разряде соединены с инверсным выходом второго RS-триггера того же разряда, S-вход которого соединен с вторым входом первого элемента И того же .разряда, который в каждом разряде, кроме первого, соединен с пряьвим выходом второго

RS-триггера предыдущего разряда, а второй вход первого элемента И первого разряда соединен с входом запуска, вторые входы вторых элементов И соединены с управляющим входом.

Источники информациик принятые во внимание при экспертизе

1. Патент СШй В 4083043, кл. 34D-347, 1978.

2. llata Book Advanced Micro

Devices, 1975, рис. 28 (прототип).