Реверсивный десятичный счетчик

Авторы патента:

H03K27 - Счетчики импульсов, в которых импульсы непрерывно циркулируют в замкнутой цепи; аналогичные делители частоты (счетчики с регистром сдвига в цепи обратной связи H03K 23/54)

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советскнк

Социалистических

Республик (u)822381

1 ф ",,>

Ф",;.

Ъ (61) Дополнительное к b87. сеид-ву (22) ЗаЯвлено 280379 (2t) 2742923/18-21 (51)М. Кл.

Н 0З К 27/00 с присоединением заявки ¹Государствемный кэмитет

СССР яо делам изобретений и откРытий (23) ПриоритетОпубликовано 150481. Бюллетень М9 14

Дата опубликования описания 1 0431 (5З) УДК 621.З74.Зг (088 ° 8) (72} Автор изобретения

В.Л.Баранов

Ордена Ленина институт кибернетьйи АН Украинской-ССР: (71} Заявитель (54) РЕВЕРСИВНЫЙ ДЕСЯТИЧНЫЙ СЧЕТЧИК

Изобретение относится к области автоматики и вычислительной техники и может найти применение в различных областях техники промышленности для счета однотипных входных воздействий любой физической природы, например для подсчета количества производимой продукции и его расхода, сравнения двух последовательностей импульсов и т.п. (Известны Десятичные реверсивные счетчики, содержащие регистр сдвига, блок знака, блок коррекции, блок синхронизации и два трехвходовых двоичных сумматора (1). 15

Известен:также реверсивный десятичный счетчйк, содержащий блок синхронизации, блок знака, блок коррекции, первый и второй блоки обращения кода, элемент ИЛИ и регистр сдвига, 20 первый выход блока синхронизации соединен с первым входом блока знака, второй и третий входи которого соединены соответственно с суммирующим и вычитающим входами реверсивного деся- 75 тичного счетчика, первый выход блока коррекции соединен с входом регистра сдвига, первый вход элемента

ИЛИ соединен с вторым выходом блока коррекции, первый вход которого сое- 30 динен с выходом первого блока обращения кода и с четвертым входом блока знака, первый выход которого соединен с первым входом второго блока обращения кода и вторым входом блока коррекции, третий вход которого соединен с вторым выходом блока синхронизации а первый вход первого блока обращения кода соединен с.выходом регистра сдвига (2J.

Недостатком этих реверсивных десятичных счетчиков является относительно низкое быстродействие.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в реверсивный десятичный счетчик, содержащий блок синхрониэацци, блок знака, блок коррекции, первый и,второй блоки обращения кода, элемент ИЛИ и регистр сдвига, причем первый выход блока синхронизации со" единен с первым входом блока знака, второй и третий входы которого соединены соответственно с суммирующим и вычитающим входами реверсивного десятичного счетчика, первый выход блока коррекции соединен с входом регистра сдвига, первый вход элемента

ИЛИ соединен с вторым выходом блока

822381 коррекции, первый вход которого соединен с выходом первого блока обращения кода и с Четвертым входом блока знака, первый выход которого соединен с первым входом второго блока обращения кода и вторым входом блока коррекции, третий вход которого соединен с вторым выходом блока синхронизации, а первый вход первого блока обращения кода соединен с выходом регистра сдвига, введен триггер, прямой выход. которого соединен с вторым входом первого блока обращения кода, выход которого соединен с вторым входом второго блока обращения кода, второй выход блока знака соединен с вторым входом элемента

ИЛИ, выход которого соединен с пря мым входом триггера, инверсный вход которого соединен с выходом второго блока обращения кода.

Структурная схема реверсивного 20 десятичного счетчика показана на чертеже.

Реверсивный десятичный счетчик содержит блок синхронизации 1, блок знака 2, блок коррекции 3, первый 4 и второй 5 блоки обращения кода, элемент ИЛИ 6 и триггер 7, и регистр сдвига 8 ° Первый выход блока синхронизации 1 соединен с первым входом блока знака ?, второй и третий входы которого соединены соответственно с суммирующим 9 и нычитающим 10 входами ренерсинного десятичного счетчика, первый выход блока коррекции 3 соединен с входом регистра сдвига 8, первый вход элемента ИЛИ б,соединен с вторым выходом блока коррекции 3, первый вход которого соединен с выходом первого блока обращения кода 4 и с четвертым входом блока знака 2, 40 первый выход которого соединен с первым входом второго блока обращения кода 5 и вторым входом блока коррекции 3, третий вход которого соединен с вторым выходом блока синхронизации

1, а первый код первого блока обращения кода 4 соединен с выходом регистра сдвига 8, прямой выход триггера. 7 соединен с вторым входом первого блока обращения кода 4, выход которого соединен с вторым входом блока обращения кода 5, второй выход блока знака 2 соединен с вторым, входом элемента ИЛИ 6, выход которого соединен с прямым входом триггера 7, инверсный вход которого соединен с выходом второго блока обращения кода 5.

Реверсинный десятичный счетчик работает следующим образом. d0

Блок синхронизации 1 вырабатынает тактоные импульсы, которые использу ются в качестве сдвиговых импульсов регистра сдвига 8, причем блок синхронизации 1 вырабатывает по перному выходу синхронизирующие сигналы с частотой

4 и+2 (1) где f вЂ” частота тактовых сигналову

n вЂ” количество двоичных разрядов регистра сдвига 8, и по второму выходу - синхронизирующие сигналы с частотой

f2- 4 (2)

Количество двоичных разрядов регистра сдвига 4 ныбирается согласно соотношению

n=4m-2, где m - количество десятичных разрядов (тетрад) счетчика.

Блок коррекции 3 представляет собой регистр сдвига на два разряда и совместно с регистром сдвига 8 образует последовательный регистр на 4m двоичных разрядов..

Блок знака 2 вырабатывает по первому выходу сигнал, определяющий режим работы реверсивного счетчика (сложение или вычитание), фиксирует знак результата и обеспечивает синхронизацию поступления счетных импульсов по второму ныходу н моменты считывания с выхода регистра 8 первого (младшего) разряда двоично-десятичного кода 8-4-2-1.

В исходном состоянии триггер 7 находится в нулевом состоянии и на

его прямом выходе действует нулевой логический сигнал, при котором блок обращения кода 4 пропускает без изменения последонательный двоично-десятичный код с выхода регистра сдвига

8 на первый вход блока коррекции 3.

Таким образом, цепь циркуляции двоично-десятичного кода в последовательном регистре, состоящем иэ блока коррекции 3 и регистра сднига 8, замкнута.

Исходное состояние счетчика сохраняется до прихода на суммирующий 9 либо нычитающий 10 входы последовательности входных импульсов.

В режиме сложения счетчик работа.ет следующим образом.

Блок знака 2 в режиме сложения вырабатывает на первом выходе нулевой логический сигнал, по которому блок обращения кода 5 переходит в состояние передачи в прямом коде сигналов с его второго входа на выход, а блок коррекции 3 переходит в состояние. положительной коррекции по запрещенному коду 1010.

Первый импульс счетчика, поступающий по суммирующему входу 9,синхронизируется импульсом первого выхода блока синхронизации 1 и выдается по второму выходу блока знака 2.

Этот импульс проходит через элемент

ИЛИ б на вход установки триггера 7

822381 и переводит его в единичное логическое состояние к моменту считывания младшего разряда двоично-десятичного кода с выхода регистра сдвига 8.

Переход триггера 7 в единичное логическое состояние приводит к переключению блока обращения кода 4 в режим инвертирования последовательного кода, поступающего на его первый вход с выхода регистра. сдвига 8.

Инвертированный двоично-десятичный код последовательно, начиная с, младшего разряда, записывается с выхода регистра сдвига 8 на era вход через блок обращения кода 4 и блок коррекции 3 до тех пор, пока триггер

7 не возвратится в нулевое логическое состояние и не переведет блок обращения кода 4 в режим передачи прямого кода, поступающего с выхода регистра сдвига 8 °

Триггер 7 возвратит в нулевое состояние первая единица инвертированного дноично-десятичного кода, начиная с младшего разряда младшей тетрады, которая с выхода блока обращения,кода 4 проходит без изменения через блок обращения кода 5 на инверсный вход триггера 7, а также записывается в блок коррекции 3.

Триггер 7 устананливается н нулевое логическое состояние после первой единицы инвертированного дноично-десятичного кода и переводит блок обращения кода 4 в режим передачи прямого кода.

Таким образом, после первой единицы н инвертированном дноично-де- сятичном коде остальные разряды кода с выхода регистра сдвига 8 передаются блоком обращения кода 4 в прямом коде, что приводит к увеличению двоичного кода младшей тетрады на одну единицу.

Действительно, если, например, начальный днухтетрадный код был нулевым 0000.0000., то в его инвертированном коде единица сформируется в первом же разряде младшей тетрады, которая записывается в р гистр, образованный блоком коррекции 3 и ре" гистром сдвига 8. Остальные же разряды начального двоично-десятичного кода, начиная с второго разряда младшей тетрады, переписываются без изменения,,что дает в результате код

0000.0001 (один).

Если, например, с выхода регистра сдвига 4 считывается двоично-десятичный код 0000.0111 (семь), то в его инвертированном коде первая единица сформируется в четвертом разряде младшей тетрады, после которой двоичный код второй тетрады переписывается в прямом коде. В результате сформируется двоично-десятичный код 00 00. 1000 (носемь) °

Следовательно, в младшей тетраде двоично-десятичного кода осуществляется двоичный счет благодаря управлению блоком обращения кода 4 сигналами прямого выхода триггера 7

Блок коррекции 3 в режиме дноичного счета от 0 до 9 выполняет функцию регистра сдвига на два разряда, дополняя регистр сдвига 8 до 4m двоичных разрядов °

Десятый входной импульс, действующий на суммирующем входе. Э, изменит состояние младшей тетрады на запрещенный код 1010, по которому срабатывает блок. коррекции 3 по синхро-. низирующему сигналу четвертого разряда, поступающему с второго выхода блока синхронизации 1 на третий

15 вход блока коррекции 3.Блок коррек- . ции 3 в режиме суммирования форми рует по коду 1010 на его втором выходе сигнал, который закрывает на один такт цепи сдвига в блоке коррек»

2() ции 3, стирая единицы во втором и четвертом разрядах младшей тетрады.

Сигнал коррекции со второго выхода блока коррекции 3 постуПает через элемент ИЛИ б на прямой .вход триггера 7, устанавливая его в единичное состояние, что приводит к переходу блока обращения кода 4 в режим инвертирования к моменту считывания младшего разряда второй тетрады с вы.

ЗО хода регистра сдвига 8.Таким образом осуществляется переход двоичного счета но вторую тетраду, в которой пре-. образование кодов осуществляется аналогично описанному выше преобразованию кодов в первой тетраде.

ЗS В результате после десяти входных . импульсов н режиме суммирования образуется дноично-десятичный код

0001.0000 (десять) .

Дальнейший двоичный счет в тетрадах и десятичный переход счета иэ младшей тетрады в старшую в режиме суммирования осуществляется аналогичным образом.

В режиме вычитания счетчик работает следующим образом, 45 Блок знака 2 н режиме вычитания вырабатывает на первом выходе единичный логический сигнал, по которому блок обращения кода 5 переходит н состояние инвертирования сигналов, поступающих на его второй вход с выхода блока обращения кода 4 ° Кроме того, единичный логический сигнал первого выхода блока знака 2 посту- 1 пает на второй вход блока коррекции

55 3 и переводит его в состояние отрицательной коррекции по запрещенному коду 1111.

Входной импульс счетчика, поступающий по вычитающему входу 10, синхронизируется импульсом первого выхода блока синхронизации 1 и выдается к второму выходу блока знака 2.

Этот импульс проходит через элемент

ИЛИ 6 на установочный вход триггера

7 и переводит его в единичное логи822381

;.1с:л коде, что приводит к уменьшениюмладшей тетрады на одну единицу.

Дейстэительно, если, например, с выхода регистра сдвига 8 считывается дноично-десятичный код 0000.1000 (носемь), то в его иннертированном коде первый нуль сформируется в четнертом разряде младшей тетрады, после которого двоичный код второй тетрады переписывается н прямом коде.

В результате сформируется дноичнодесятичны3 код 000.0111 (семь).

Следовательно, в младшей тетраде двоична-десятичного кода выполняется двоичное вычитание посредством управле:"ия блоком обращения кода 4 со стороны триггера 7.

Блок коррекции 3 в режиме двоичного вычитания от 9 до 0 выполняет функции регистра .сдвига на два разряда, дополняя регистр сдвига до 4 двоичных разрядов.

Десятичный переход счета иэ тетра ды в тетраду в режиме вычитания осуществляется следующим образом. Если, например, с выхода регистра сдвига

8 считывается двоично-дес, ичный код

0001. 0000 (десять) и на нычитающем входе 10 действует входной импульс, 40

60 ческое состояние к моменту считывания младшего разряда двоично-десятичного кода с выхода регистра. сдвига 8.

Переход триггера 7 в единичное логическое состояние приводит к переключению блока обращения кода 4 в режим инвертирования последовательного кода; поступающего на его первый вход с выхода регистра сдвига 8.

Инвертированный двоично-десятичный код последовательно, начиная с младшего разряда, записывается с выхода 10 регистра сдвига 8 на его вход через блок обращения кода 4 и блок коррекции 3 до тех пор, пока триггер 7 не возвратится в нулевое логическое состояние и не переведет блок обращения кода 4 в режим передачи прямого кода, поступающего с выхода регистра сдвига 8.

Триггер 7 возвратит в нулевое логическое состояние первый нуль инвертированного двоично-десятичного кода, начиная с младшего разряда младшей тетрады, который с выхода блока обращения кода 4 поступает на второй вход блока обращения кода 5, где инвертируется в единичный логический сигнал, поступающий на вход сброса триггера 7.

Триггер 7 устанавливается в нулевое логическое состояние после первого нуля иннертированного двоичнодесятичного кода и переводит блок обращения кода в режим передачи прямого кода.

Таким образом, после перного нуля в p:. â ðòèpoâàííoì двоично-десятичном коде остальные его разряды перед.."ются блокам обратного кода 5 н пря который установйт триггер 7 в единичное состояние, то триггер

7 сохранит это состояние во время инвертирования. блоком обращения кода 4 всех разрядов млад", шей тЕтради, в которой обраэуетея запрещенный код llll.

Блок коррекции 3 в режиме вычитания срабатывает по запрещенному коду

1111 и закрывает на один такт цепи сдвига в блоке коррекции 3, стирая единицы во втором и третьем разрядах младшей тетрады. Этим осуществляется преобразование запрещенного кода llll младшей тетрады в двоичный код 1001 (девять).

Так как первый нуль в инвертированном двоично-десятичном коде

ll10.llll формируется блоком обращения кода 4 только s ервом разряде второй тетрады, триггер 7 вернется в нулевое логическое состояние после первого разряда второй тетрады и переключит блок обращения кода 4 н режим передачи прямого кода.

В результате вместо исходного кода 0001 ° 0000 (десять) н регистр сдвига 8 с выхода блока коррекции 3 записывается новый двоично-десятичный код 0000.10001 (денять).

Дальнейшее двоичное вычитание н тетрадах и десятичный переход счета из младшей тетрады в старшую в режиме вычитания осущестнляется аналогичным образом;

Если в режиме вычитания во всех тетрадах двоично-десятичного кода на рыходе блока обращения кода 4 сформируется нулевой код и на нычитающий вход 10 поступает входной импульс, то блок знака 2 срабатывает по сигналам, поступающим с выхода блока обращения кода 4 на его четвертый вход, что приведет к изменению знака, результата на отрицательный и переведет счетчики в режим суммирования..Если знак результата отрицательный и на суммирующий вход 9 поступает входной импульс, то блок знака 2 перенодит счетчик в режим вычитания.

Если знак результата отрицательный, во всех.тетрадах двоично-десятичного кода на выходе блока обращения кода

5 сформируется нулевой код, и на суммирующий вход 9 поступает входной импульс, а блок знака 2 изменяет знак результата на положительный и переводит счетчик в режим суммирования °

Таким образом осуществляется десятичный счет как с положительным, так и отрицательными числами.

Абсолютная величина результата счета фиксируется в двоично-десятичном коде 8-4-2-1 н последовательном регистре, который образован соединением блока коррекции 3 и регистра сдвига 8.Знак результата счета фикси руется блоком знака 2 °

822381

Формула изобретения

Составитель О.Скворцов

Редактор Абрамова Техред Н.Ковалева Корректор С. Шекмар

Заказ 1894/84 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4

Реверсивный десятичный счетчик, . содержащий блок синхронизации, блок знака, блок коррекции, первый и второй блоки обращения кода, элемент, 5

ИЛИ и регистр сдвига, причем первый выход блока синхронизации соединен с первым входом блока знака, второй и третий входы, которого соединены соответственно с суммирующим и вычитающим входами реверсивного десятично,го счетчика, первый выход блока кор рекции соединен с входом регистра сдвига, первый вход элемента ИЛИ соединен с вторым выходом блока коррекции, первый вход которого соединен 15 с выходом первого блока обращения кода и с четвертым входом блока знака, первый выход которого соединен с пер- вым входом второго блока обращения кода и вторым входом блока коррекции, 2О третий вход которого соединен с втоЬым выходом блока синхронизации, а первый вход первого блока обращения кода соединен с выходом регистра сдвига, отличающийся тем, что, с целью повышения быстродействия, в него введен триггер, прямой выход которого соединен с вторым входом первого .блока обращения кода,: выход которого соединен с вторым входом второго блока обращения кода, второй выход блока знака соединен с вторым входом элемента

ИЛИ, выход которого соединен с прямым входом триггера, инверсный вход которого соединен с выходом второго блока обращения кода.

Источники информации, принятые во внимание при экспертизе

1. Вычислительная техника ; т.11, Энергия, М.-Л., 1964, с.354.

2. Авторское свидетельствс СССР

Р 374643, кл. Н 03 К 27/00, 1971 (прототип) .