Устройство для задержки сигналов

 

ОП ИСАНИЕ

Союз Советскик

Социалистическик

Реслублик ()»824191

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 14.06.78 (21) 263И24/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.

G 06 F 7/00

Гееударстееииый комитет

СССР (53) УДК 681.327 (088.8) Опубликовано 23.04.81. Бюллетень № 15

Дата опубликования описания 04.05.81 пв делам изобретений. и аткрытий (72) Автор изобретения

М. А. Солоха (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ СИГНАЛОВ

Изобретение относится к вычислительной технике и может быть использовано для создания синхронизирующих блоков в вычислительных устройствах.

Известно устройство, выполненное на основе регистра сдвига (1). 5

Недостатком этого устройства является сложность конструкции из-за большого количества выводов и дополнительного оборудования при необходимости электронно изменять интервал отводов с регистра сдвига.

Наиболее близким техническим решением

10 к предлагаемому является устройство для задержки сигналов, содержащее основной накопитель, управляющие входы которого подключены к первому и второму выходам источника синхроимпульсов, третий выход 1д которого соединен со входом счетчика (2).

Недостатком этого устройства является, то, что в нем отсутствуют промежуточные отводы и задержка постоянна при определенной частоте тактирования, так как она определяется циклом пересчетных схем. и емкостью запоминающего устройства с произвольной выборкой. Это сужает область применения устройства.

Цель изобретения — расширение области применения устройства за счет обеспечения воз((.ожности управления шагом задержки; у..рзвления общей задержкой импульсов, а также получения промежуточных отводов.

Поставленная цель достигается тем, что устройство содержит дополнительный накопитель, логический блок и генератор импульсов кодов шага задержки, причем входы дополнительного накопителя подключены к одним из выходов основного накопителя, а выходы дополнительного накопителя соединены с одним из входов основного накопителя, входы логического блока подключены соответственно к третьему выходу источника синхроимпульсов, выходом счетчика и генератора импульсов шага задержки, а выходы логического блока соединены с другими входами основного накопителя.

На фиг. 1 изображена функциональная схема устройства для задержки сигналов; на фиг. 2 — диаграммы напряжений в различных точках устройства.

Устройство (фиг. 1) содержит основной накопитель 1 со входами 21 — 2к и выходами Зл — 3», дополнительный накопитель 4, 82419 источник 5 синхроимпульсов, имеющий выход 6, счетчик 7, логический блок 8 и генератор 9 импульсов шага задержки.

Управляющие входы основного накопителя 1 подключены к первому 10 и второму синхроимпульс с задержкои относительно входного (фиг. 2ж) и синхроимпульс с за30 держкой (фиг. 2а), поступающий на вход

2 основного накопителя 1.

Устройство работает следующим образом.

В исходном состоянии основной накопитель 1 свободен от информации, и на выходах 3i — Зк сохраняется нулевое состояние.

При поступлении первого входного импульса на вход 21 основного накопителя 1 (фиг. 2а) и синхроимпульса записи (фиг. 2е) с выхода источника 5 синхроимпульсов информация записывается в младший разряд слова основного накопителя 1 с адресом, равным сумме кодов шага промежуточных отводов и текущего кода счетчика 7 (например, с адресом 101). Второй входной импульс (фиг. 2а), поступающий на вход 21 основного накопителя 1, записывается в слово с другим адресом (например 111).

11 выходам источника 5 синхроимпульсов, выход 6 которого соединен со входом счетчика 7 и входом логического блока 8. Входы дополнительного накопителя 4 подключены к одним из выходов 3 основного накопителя 1, а выходы дополнительного накопителя 4 соединены с одним из входов 2 основного накопителя 1. Входы логического блока 8 подключены соответственно к третьему выходу 6 источника 5 синхроимпульсов, выходам счетчика 7 и генератора 9 импульсов шага задержки, а выходы логического блока 8 соединены с другими входами основного накопителя 1.

На фиг. 2 показаны входные импульсы (фиг. 2а), поступающие íà вход 21 основного накопителя 1, тактовые импульсы (фиг. 2б) от источника 5 синхроимпульсов, 20 поступающие на вход счетчика 7, текущий код состояний счетчика (фиг. 2в), код, поступаюший на входы основного накопителя

1 с логического блока 8 (фиг. 2г), синхроимпульсы считывания (фиг. 2д), поступающие по выходу 10 источника 5 синхроимпульсов на вход основного накопителя 1, и синхроимпульсы записи (фиг. 2е), поступающие по выходу 11 источника 5 синхроимпульсов на вход основного накопителя 1, 1

4 но входного импульса (фиг. 2ж). Этот задержанный импульс (фиг. 2и) записывается в дополнительный накопитель 4 и затем поступает на вход 2 основного накопителя 1.

При приходе синхроимпульса записи (фиг. 2е) с выхода источника 5 синхроимпульсов задержанный импульс записывается во второй разряд слова (в данном случае с адресом 100) основного накопителя 1.

При поступлении следующего синхроимпульса считывания (фиг. 2д) считывается нулевое состояние с выходов 31 — 3» основного накопителя 1 и прерывается единичный импульс с выходов дополнительного накопителя 4 (фиг. 2и). При достижении счетчиком 7 состояния, соответствующего адресу второго записанного слова (в данном случае 111), появляется синхроимпульс считывания (фиг. 2д) и затем появляется задержанный импульс (фиг. 2ж) на выходе 31 основного накопителя 1, который опять поступает на вход дополнительного накопителя 4 и при приходе следуюшего синхроимпульса записи записывается в основной накопитель 1. Следующий синхроимпульс считывания считывает нулевое состояние с выходов 31 — 3 основного накопителя 1 и прерывает единичный импульс с выходов дополнительного накопителя 4 (фиг. 2и) .

При достижении счетчиком 7 следующего состояния (в данном случае кода 100) появляется синхроимпульс считывания (фиг. 2д) на выходе источника 5 синхроимпульсов и затем импульс (фиг. 2ж) на выходе 3 основного накопителя 1, и так далее процесс продолжается до появления импульсов на выходе Зк основного накопителя 1, после чего импульсы на вход основного накопителя 1 не поступают.

Следует отметить, что при неизменном шаге промежуточных отводов, равном времени просчета счетчика, адрес считывания и записи в один период тактовой частоты совпадает с текущим кодом счетчика. В этом случае логический блок и генератор импульсов шага задержки могут быть упразднены, а счетчик подключен выходами к другим входам основного накопителя.

Применение предлагаемого устройства для задержки сигналов вместо многоотводных регистров сдвига, построенных на триггерах, позволяет снизить аппаратурные затраты, уменьшить объем устройства, снизить рассеиваемую мощность.

Формула изобретения

При достижении счетчиком 7 состояния, соответствующего адресу слова основного накопителя 1, в который записана. информация при поступлении первого входного импульса (в данном случае кода 101), (фиг. 2в), с выхода источника 5 синхроимпульсов поступает синхроимпульс считывания (фиг. 2д), и на выходе 31 основного накопителя 1 появляется импульс с задержкой относительУстройство для задержки сигналов, содержащее основной накопитель, управляющие входы которого подключены к первому и второму выходам источника синхроимпульсов, третий выход которого соединен со входом счетчика, отличающееся тем, что, с

824191

Составитель Т. Зайцева

Редактор Н. Рогулич Техред А. Бойкас Корректор М. Демчик

Заказ 2111/70 Тираж 745. Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 целью расширения области применения устройства за счет обеспечения возможности управления шагом задержки, оно содержит дОполнительный накопитель, логический блок и генератор импульсов шага задержки, причем входы дополнительного накопителя подключены к одним из выходов основного накопителя, а выходы дополнительного накопителя соединены с одним из входов основного накопителя, входы логического блока подключены соответственно к третьему выходу источника синхроимпульсов, выходам счетчика и генератора импульсов шага задержки, а выходы логического блока соединены с другими входами основного накопителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 357590, кл. G 11 С 7/00, 1971.

2. Патент США № 3893088, кл. G 11 С 5/06, 1975 (прототип).