Корреляционный измеритель временизапаздывания

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советсник

Социалистических

Республик

<о824219

К АВТОРСКОМУ СВИ ИТИЛЬСТВУ (61) Дополнительное к ает, сеид-ву (22) зв "елеHo . 120679 (21) 2780683/18 24 (51)м. кл с присоединением заявкм ¹

G 06 F 15/336

Государственный комитет

СССР но деАам изобретений и открытий

{23) Приоритет

Опубликовано 2304.81. Бюллетень М 15

Дата опубликования описания 230481 (5З) У4К 681.з2з (088. 8). (72) Автор. изобретения

О.В. Скворцов и

СИ> чп (71) заявитель (54) КОРРЕЛЯЦИОННЫЙ ИЗМЕРИТЕЛЬ ВРЕМЕНИ

ЗАПАЗДЫВАНИЯ ошибочному определению времени запаздывания. Действительно, если входные сигналы имеют:.колебательный характер, то их функция взаимной корреляции также имеет несколько максимумов, причем истинному времени запаздывания соответствует положение глобального максимума, в то время как известное устройство зафиксирует в качестве максймума соответствующего времени запаздывания первый из встретившихся при настройке.

Наиболее близким к предлагаемому по технической сущности является корреляционный измеритель, содержащий блок регистров, входы и выходы которых соединены с входами и выходами ключей, три блока перемножителей, первые входы которых соединены с тремя йоследними выходами блока регистров, а выходы блоков перемножителей соединены с входами блоков интегрирования, выходы которых соединены с ,входами блока элементов и, выходы которого соединены с первыми входами компараторов, выходы которых соедине ны с вкодвми элементов И, выход кото, рого соединен с первыми входами тригвгеров, выходы которых через вспомогательные элементы И соединены с вхоИзобретение относится к устройствам для определения времени запаздывания по положению максимума взаимно- корреляционной функции н может использоваться в системах автоматического управления, измерительной аппаратуре и т.п. объектах.

Известен корреляционный измеритель времени запаздывания, содержащий блок управления, блок задержки, первый и второй блоки умножения, первый и второй блоки усреднения и блок вычитания, первый и второй входы и выход которого соединены ссютветственно с выходами первого и второго 15 блоков усреднения и входом блока управления, выход которого соединен с управляющим входом блока задержки, информационный вход которого соединен

c п еeр в ы м в х оoд оoм M у сoтTр оoй сoтTв а, второй 20 вход которого соединен с первыми входами блоков умножения, вторые входы которых соединены с выходами блока задержки, а выходы блоков умножения соединены с входами соответствующих блоков усреднения lip

Недостатком,.корреляционного измерителя времени запаздывания является невозможность обнаружения глобально-го максимума, что может привести к ЗВ

8242.19 дами первого и второго советчиков, вторые входы вспомогательных элементов И соединены с выходами соответственно первого и второго элементов

ИЛИ, входы которых соединены с выходами линий задержки, входы которых сое- 5 динены с выходом генератора, а дополнительные выходы с входами третьего элемента ИЛИ, выход которого соединен с управляющим входом блока элементов И, а вход блока регистров и вторые входы блоков неремножителей соединены соответственно с первым и вторым вхо. дами устройства 2), Недостатком известного корреляционного измерителя времени запазды вания является невозможность определения положения глобального максимума функции взаимной корреляции, а следовательно низкая достоверность получаемой оценки времени запаздывания. 2Î

Цель изобретения — повышение достоверности получаемой оценки времени заназувгвания.

Поставленная цель достигается тем, что в корреляционный измеритель . д5 времени запаздывания, содержащий первый и второй аналого-цифровые преобразователи, информационные входы которых являются соответственно первым и вторым входами измерителя, пять коммутаторов, первый и второй счетчики, первый элемент И, генератор импульсов, элемент ИЛИ, блок элементов

И, первый и второй компараторы, два триггера, инверсный выход первого триггера подключен к управляющему входу первого коммутатора, информационный вход которого подключен к выходу первого аналого-цифрового преобразователя, выход коммутатора соединен с информационным входом первого 40 коммутатора и первым входом блока умножения, выход которого подключен к первому входу сумматора, введены второй блок регистров, второй элемент И, блок формирования начала 45 поиска, блок исключения импульсов, делитель частоты, третий компаратор, три регистра, управляющие входы аналого-цифровых преобразователей соеди. нены с выходом первого элемента И, первый вход которого подключен к прямому входу первого триггера, информационный вход второго коммутатора соединен с выходом второго аналогоцифрового преобразователя, выходы первого и второго блока регистров 55 подключены ко вторым входам соответственно первого и второго коммутаторов, выход второго коммутатора соеди-. нен с первым входом блока элементов

И, второй вход которого объединен с Я) управляющим входом третьего коммута- тора и подключен к прямому выходу второго триггера, информационные, входы третьего коммутатора подключены к соответствующим вйходам второго блока регистров и к первому входу блока формирования начала поиска, выход третьего коммутатора соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока элементов И, а выход элемента

ИЛИ соединен со вторым входом блока умножения, вход второго блока регистров подключен к выходу блока исключения импульса, выход генератора импульсов подключен ко входу делителя частоты и к первому входу четвертого коммутатора, второй вход которого соединен с выходом делителя частоты, второй вход четвертого коммутатора объединен с третьим входом второго коммутатора .и подключен к инверсному выходу первого триггера, выход. четвертого коммутатора подключен к счетному входу первого счетчика, к первому входу блока исключения импульса и ко второму входу первого элемента И, выход первого счетчика соединен со счетным входом второго счетчика, со вторым входом блока исключения импульса, с первым входом первого триггера, с первым входом первого коммутатора, со вторым входом сумматора, установочный вход второго .0 счетчика соединен с первым выходом блока формирования начала поиска, первый выход второго счетчика подключен к первому входу пятого коммутатора, второй выход второго счетчика соединен со входом первого регистра и вторым входом пятого коммутатора, третий вход которого подключен ко второму. выходу блока формирования начала поиска, выход пятого коммутатора соединен с первым входом второго триггера, с иервы входом второго регистра, со вторым входом первого триггера, с первым входом второго. коммутатора и с первым входом третьего регистра, второй вход первого регистра объединен с вторым входом третьего регистра и подключен к выходу первого компаратора, третий вход которого соединен с выходом сумматора, а выход подключен ко второму входу первого комзаратора, третий вход которого соединен с выходом сумматора, выход второго, регистра подключен ко входу блока формирования н".чала поиска, управляющий вход сумматора, подключен к выходу второго элемента И, первый вход которого соединен с прямым выходом второго триггера, а второй - с выходом третьего коммутатора, входы которого соединены соответственно со вторым выходом rrepaoro счетчика и с выходом блока формирования начала поиска, входы начальной установки делителя частоты счетчиков, пятого коммутатора, трех регистров, первого и второго блоков регистров, сумматора, второго компаратора, третий вход первого триггера и второй вход второго триггера объединены и подключены

824219 к третьему входу корреляционного из- ,мерителя.

При этом блок формирования начала поиска содержит блок постоянной памяти, сумматор и блок вычитания, вход блока формирования йачала поиска соединен с первыми входами сумматора и блока вычитания, вторые входы которых подключены соответственно к первому и второму выходам блока постоянной памяти, выходы сумматора и блока вычитания являются соответственно-первым и вторым выходамц. блока формирования начала поиска.

На фиг. 1 показана структурная схема корреляционного измерителя, на фиг. 2 — схема блока формирования начала поиска.

Корреляционный измеритель времени запаздывания содержит первый

1 и второй 2 аналого-цифровые преобразователи, первый — пятый 3-7 20 коммутаторы, первый 8 и второй 9 блоки регистров, блок 10 умножения, сумматор 11, компараторы 12-14, регистры 15 и 16, элемент ИЛИ 17, .элемент

И 18, блок элементов И 19, первый 20 15 и второй 21 триггеры, третий регистр

22, блок .23 формирования начала пояска, блок 24 исключения импульса, генератор 25, делитель 26 частоты, первый 27 и второй 28 счетчики и элемент

И 29.

Инверсный выход первого триггера

20 соединен с управляющим входом первого коммутатора 3, выход которого соединен с информационным входом первого блока 8 регистр9в, выход бло- 5 ка 10 умножения соединей с информационным входом блока 11 суммирования, а прямой выход второго триггера 21 соединен с управляющим входом третьего коммутатора 5. Информационные 40 входы первого и второго аналого-цифровых преобразователей 1 и 2 соединены соответственно с первым 30 и вторым 31 входами устройства, тактовые входы аналого-цифровых преобразо- 45 вателей 1 и 2 соединены с выходом элемента И 29, первый вход которого соединен с прямым выходом первого триггера 20, инверсный выход которого соединен с управляющими входами второго 4 и четвертого б коммутаторов, первый вход четвертого коммутатора

6 соединен с выходом делителя 26, тактовый вход которого соединен с выходом генератора 25 и вторым входом четвертого коммутатора б, выход 55 которого соединен с тактовым входом первого счетчика 27, первым входом блока 24 исключения импульса, .вторым входом элемента И 29 и тактовым входом блока 8 регистров, выход кото-. рого соединен с первым входом первого коммутатора 3, второй вход которого соединен c выходом первого аиалогО-цифрового преобразователя 1, выход первого коммутатора 3 соединен с первым входом блока 10 умножения, второй вход которого соединен с выходом блока элементов ИЛИ 17, первый вход которого соединен с выходом блока элементов И 19, информационный вход которого соединен с выходом второго коммутатора 4 и ин,формационным входом второго блока

9 регистров, информационный выход которого соединен с первым входом второго коммутатора 4, второй вход которого соединен с выходом второго аналого-цифрового преобразователя

2, второй вход блока элементов ИЛИ

17 соединен с выходом третьего коммутатора 5, управляющий вход которого соединен с управляющим входом блока элементов И 18, коммутационные входы третьего коммутатора соединены с выходом блока 23 формирования .начала поиска, первыми входами дополнительного компаратора 14 и входами установки второго счетчика

28, тактовый вход которого соединен с выходом переноса первого счетчика выход которого соединен с вторым вхоI дом дополнительного компаратора 14, выход которого соединен с первым входом элемента И 18, второй вход и выход которого соединены соответственно с управляющим входом блока элементов И и тактовым входом блока суммированмя, импульсный вход сброса которого соединен с тактовым входом первого компаратора 12, входом сброса первого триггера 20, вторым входом блока 24 исключения импульса ,и выходом переноса первого счетчика

27, вход сброса которого соединен с входом 32 запуска устройства, входами сброса первого 8 и второго 9 блоков регистров, делителя 26, второго счетчика 28, второго триггера 21, первого регистра 15, сумматор 11 и первым входом установки первого триггера 20, а также с установочным входом пятого коммутатора 7, выход которого соединен с установочным входом второго триггера 21, вторым установочным входом первого триггера 20, тактовым входом второго компаратора

13, дополнительным входом сброса пер- вого регистра, а также с разрешающим входом третьего регистра 22, выход которого соединен с входом блока 24 формирования начала поиска, дополнительный выход которого соединен с первым входом второго компаратора и. управляющим входом пятого компарат .ра

7, первый информационный вход которого соединен с выходом переноса второго счетчика, выход которого соединен с вторым информационным входом пятого коммутатора 7, и информационным входом второго регистра 16, первый и второй выходы которого соединены соответственно с информационным ,входом третьего регистра 22 и вторым входом второго компаратора 13, выход которого соединен с входом сброса

824219 первого регистра, информационный вход которого соединен с выходом сумматора ll и первым входом первого компаратора 12, второй вход которого соеди- нен с выходом первого регистра, вход запйси которого соединен с входом записи второго регистра 16 и выходом первого компаратора 12, выход блока исключения импульса. соединен с так.Л товым входом второго; блока 9 регистров,вспомогательные выходы которого соединены с информационными входами третьего коммутатора.

Блок 33 постоянной памяти (БПП), входящий в состав блока формирования начала поиска, соединен с сумматором 34 и блоком 35 вычитания, 35

Причем в качестве БПП могут быть использованы ключи, из которых предварительно набирается требуемый код.

Корреляционный измеритель времени запаздывания работает следующим об- 2ц разом.

Перед началом работы на вход 32 установки подается сигнал, обеспечивающий установку устройства в исходное сбстояние. При этом обеспе- 5 чивается очистка регистра 15, очистка первого 8 и второго 9 блоков регистров, сброс в нулевое состояние делителя 26, первого 27 и второго

28 счетчиков, установка в исходное состояние пятого коммутатора 7, сброс в нулевое состояние второго триггера 21 и сумматора 11. а также установка в единичное состояние первого триггера 20, единичный логи ческий сигнал с прямого выхода которого подается на вход элемента И 29. На второй вход этого элемента подаются импульсы с выхода нськи.утатора б, состояние которого определяется состоянием первого триггера 20, В исходном 40 положении этот триггер, как уже отмечалось, находится в единичном со "тоянии и на выход коммутатора подаются импульсы с выхода делителя с частотой, характеризующей дискретность входных сигналов в реальном масштабе времени, Эти импульсы проходят через

) элемент И 29 на тактовые входы аналого-цифровых Преобразователей 1 и

2, которые обеспечивают преобразование входных сигналов в соответствующие цифровые эквиваленты, которые последовательно вводятся через первый 3 и второй 4 коммутаторы соответственно в первый 8 и второй 9 блоки регистров. Одновременно тактовые 55 импульсы с выхода коммутатора б подсчитываются первым счетчиком 27 и после его заполнения, что соответствует вводу всей исследуемой реали-: зации, имйульсом с его выхода обес- щ печ;ивается переключение, первого триг гера 20. При вводе исходных данных одновременно с записью в блоки регистров, получаемые цифровые оценки подаются на блок 10 умножения, реву-, 65 льтаты умможения с выхода которого подаются на вход блока суммирования. в котором йакапливается сумма цроизведений входных сигналов в течение реализации.

Накопленная сумма подается на первый компаратор 12 и, сравнивается с хранящейся в первом регистре 15 оценкой максимума по переднему фронту сигнала, подаваемого на тактовый вход первого компаратора 12. Если получаемая сумма превышает хранящуюся в первом регистре 15, тЬ первый компаратор 12 формирует на своем выходе сигнал, обеспечивающий запись нового максимального значения в первый регистр 15, а также запись во второй регистр 16 кода зафиксированного к данному моменту времени вторым счетчиком 28. После ввода реализации в блоки 8 и 9 регистров и получения первой оценки максимума, переключается первый триггер 20, что приводит к переключению коммутаторов 3, 4 и 6.

Кроме этого, по импульсу подаваемому на первый вход блока 24 исключения импульса обеспечивается исключение первого из подаваемых на его второй вход и проходящих через него на тактовый вход второго блока 9 регистров импульса.

Благодаря тому, что после переключения триггера 20 коммутаторы 3 и 4 переключаются, обеспечивается циркуляция информации, записанной в блоках 8 и 9 регистров, причем из-за наличия исключения им у:-.ьса блоком

24 исключения импуль †. через число тактов, равное длине реализации, обеспечивается относительный сдвиг записанной в 6боих блоках регистров информации на один такт, что эквивалентно внесению задержки, равной периоду импульсов генератора 25 умноженному на коэффициент деления частоты делителем 26. Получаемые сдвинутые реализации перемножаются блоком

10 умножения и результаты суммируются и сравниваются с содержимым первого регистра 15. Таким образом обеспечивается поиск глобального макси- . мума корреляционной функции. Для это« го просматривается первая реализация полностью при всех фиктивных значениях задержки от нуля до задержки, равной длительности реализации.

После этого на выходе второго счетчика 28 появляется, сигнал; обеспечивающий подключение пятого коммутатора 7, выходным сигналом с кото» рого перебрасывается в единичное состояние второй триггер 21, разрешается функционирование второго компаратора 13 и производится сброс первого регистра 15 и первого блока 8 регистров. Кроме того, обеспечивает ся переключение первого триггера 20, который переходит в единичное сос-. тояние и устройство начинает вводить

9, 824219 следующую реализацию. Теперь однако, из-за того, что второй триггер 21 находится в единичном логическом состоянии, обеспечивается считывание информации с вспомогательных выходов второго блока регистров через третий . коммутатор 5 и блок элементов ИЛИ 17, что соответствует началу поиска максимума с некоторой задержкой, на за-, данный интервал, не доходящей до задержки соответствующей максимуму предыдущей реализации, положение которо- 0 го зафиксировано в третьем регистре

22. Начало поиска при этом задается блоком формирования начала поиска, который своими выходами управляет третьим коммутатором 5, обеспечивая его соответствующую коммутацию. Дополнительный компаратор 14 и элемент

И 18 обеспечивают блокирование суммирования произведений до момента, " когда относительный сдвиг во втором 0 блоке регистров достигнет значения,соответствующего началу поиска максимума.

Анализ дискретных значений функции взаимной корреляции после этого продолжается до верхней границы поис- 5 ка, задаваемой кодом с второг выхода блока 23 формирования начала поис-. ка, подаваемого на коммутатор 7 и второй компаратор 13. Если максимум не будет обнаружен во время данного цикла поиска внутри интервала поиска, т.е. попадает на границу этой области поиска, сигналом с выхода второго компаратора 13 обеспечивается переход к исходному состоянию и снова осуществляется поиск глобального максимума.

Таким образом, поиск максимума в режиме слежения осуществляется в пределах некоторой окрестности максимума предыдущей реализации, а в ис- 40 ходном случае или в случае значитель ного смещения положения максимума с выходом за область поиска, обеспечивается ноиск глобального максимума, что обеспечивает сочетание сравнительно высокой скорости поиска с высокой достоверностью и точностью получения оценки положения глобального максимума.

Формула изобретения

1. Корреляционный измеритель времени запаздывания, содержащий первый и второй аналого-цифровые преобразователи, информационные входы которых являются соответственно первым и вторым входами измерйтеля, пять коммутаторов, первый и второй счетчики, первый элемент И, генератор импуль- 60 сов, элемент ИЛИ, блок элементов И, первый и второй компараторы, два триггера, инверсный выход первого триггера подключен к управляющему входу первого коммутатора, информационный вход которого подключен к выходу первого аналого-цифрового преобразователя, выход коммутатора соединен с информационным входом перного коммутатора и с первым входом блока умножения, выход которого подключен к первому входу сумматора, отличающийся тем, что, с целью повышения точности, в корреляционный измеритель введены второй блок регистров, второй элемент И, блок формирования начала поиска, блок. исключения импульса, делитель частоты, третий компаратор, три регистра, управляющие входы аналого-цифровых преобразователей .соединены с выходом первого элемента И, первый вход которого подключен к прямому входу первого триггера,.инфсрмационный вход второго коммутатора соединен с выходсм второго аналого-цифрового пресбразователя, выходы первого и второго блока регистров подключены ко вторым входам соответственно первого и второго коммутаторов, выход второго коммутатора соединен с первым входсм блока элементов И, второй вход которого объединен с управляющим входом третьего коммутатора и подключен к прямому выходу второго триггера, информационные входы третьего коммутатора подключены к.соответствующим выходам второго блока регистров и к первому входу блока формирования начала поиска, выход третьего коммутатора соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока элементов И, а выход элемента ИЛИ соединен со вторым входом блока умножения, вход второго блока регистров подключен к выходу блока. исключения импульса, выход генератора импульсов подключен ко входу делителя частоты и к первому входу четвертого коммутатора, второй вход. которого соединен с выходом делителя частоты, вход четвертого коммутатора объединен с третьим входом второго коммутатора и подключен к инверсному выходу первого триггера, выход четвертого коммутатора подключен к счетному входу первого счетчика, к первому входу блока исключения импульса и ко второму входу первого элемента И, выход первого счетчика соединен со счетным входом второго счетчика, со вторым входом блока исключения импульса, с первым входом первого триггера, с первым входом первого коммутатора, со вторым входом сумматора, установочный вход второго счетчика соединен с первым выходом блока формирования начала поиска, первый выход второго счетчика подключен к первому входу пятого коммутатора, второй выход второго счетчика соединен со входом первого регистра и вторым входом пятого коммутатора, третий вход которого под824219

12 клвчен ко второму выходуфблока " формирования начала поиска, выход пятого коммутатора соединен с первым входом- второго триггера, с.первым входом втор го регистра, со вторым входом первого триггера, с первым входом второго компаратора, с первым входом третьего регистра, второй вход первого регистра объединен со втовходом третьего регистра и подлючен к выходу первого компаратора, ретий Вход RoToporo соединен с выходом сумматора, а выход подключен ко второму входу первогo компаратора,третий вход которого соединен с выходом сумматора, выход второго регистра подключен ко входу блока фор- мирования начала поиска„ управляющий вход сумматора подключен к выходу второго элемента И, первый вход ко-* торого соединен с прямым выходом. второго триггера, а второй вход— с выходом третьего коммутатора, входы которого соединены с ответственно со вторым выходом первого счетчика и с выходом блока формирования начала поиска, входы начальной установки делителя частоты счетчиков, O moro коммутатора, трех регистров, первого и второго блоков регистров, сумматора, второго компаратора, третий вход первого триггера и второй вход второго триггера объединены и подключены к третьему входу корреляционного измерителя.

2. Измеритель по п. l,,о т л и— ч а ю шийся тем, что в нем блок формирования начала поиска содержит блок постоянной памяти, сумматор и блок вычитания, вход блока фор о мирования начала поиска соединен с первыми входами сумматора и блока . вычитания, вторые входы которых подключены.соответственно к первому и второму выходам блока постоянной па15 мяти, выходы сумматора н блока вычитания являются соответственно первым и вторым выходами блока формирования начала поиска.

Щ Источники информации, принятые во внимание. при .экспертизе

1. Авторское свидетельство СССР

У 226959, кл. G 06 G 7/19, 1967.

2. Березин С. А. и Каратаев O. Г.

Корреляционные измерительные устройства в автоматике. Л. Энергия, .1976, c. .67.

824219

Составитель В. Жовинский

Редактор A. Шишкина Техред A. Савка Корректор М. Демчик

Заказ 2126/72 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1,13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная„ 4