Цифровой синтезатор прямого действия

 

ОП ИСАЙ ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсних

Социалистичесних

Реслублин »834873 (61) Дополнительное к авт. свид-ву— (22) Заявлено 30.10.79 (21) 2833776/18-21 с присоединением заявки №вЂ” (23) Приоритет— (51) М.К .

Н 03 К5/135

G 01 R 23/00

Геаудлрственный комитет

СССР

Опубликовано 30.05.81. Бюллетень № 20

Дата опубликования описания 06.06.81 (53) УДК 621.317..7 (088.8) до делам нзоеретеннй н открытий (72) Авторы изобретения

В. А. Иванов (71) Заявитель (54) ЦИФРОВОЙ СИНТЕЗАТОР ПРЯМОГО ДЕЙСТВИЯ

Изобретение относится к импульсной технике и может быть использовано в частотнопреобразующих узлах аппаратуры времени и образцовых частот, измерительных приборов, устройств синхронизации различного назначения, электрических музыкальных инструментов, а также в технике связи.

Известен синтезатор частоты, содержащий опорный генератор,. цифровой делитель частоты, блок управления, а также анализатор временного положения импульсов.

Требуемый номинал частоты в известном устройстве йолучается в среднем, однако приняты меры по стабилизации периода выходных импульсов и устранения случайных аппаратурных задержек. Это достигнуто введением анализатора временного положения импульсов, который сравнивает временное положение каждого выходного импульса со входным импульсом входной высокочастотной последовательности синтезатора. По сигналам рассогласования анализатор вырабатывает сигналы на коррекцию коэффициента деления (1) .

Этот синтезатор является сложным ввиду наличия быстродействующего блока анализатора временного положения импульсов — и, кроме того, выходные импульсы имеют скачкообразную модуляцию фазы, возникающую при коррекциях коэффициента деления.

Наиболее близким к предлагаемому является синтезатор частот, содержащий последовательно включенные генератор опорных импульсов, управляемый делитель и блок переменной задержки.

В устройстве приняты меры по уменьше о нию нестабильности временного положения (фазы) выходных импульсов при помощи блока переменной задержки импульсов, управляющий вход которого связан с анализатором временного положения выходных импульсов. Последний анализирует временное рассогласование выходных импульсов делителя относительно соответствующих входных импульсов управляемого делителя.

В результате формируется сигнал на коррекцию временного положения, выдаваемый в блок переменной задержки импульсов (2).

Недостатком этого устройства является ограниченная стабильность временного положения (фазы) выходных импульсов, низкое быстродействие.

834873

20

Формула изобретения

Цель изобретения — повышение быстродействи я.

Указанная цель достигается тем, что в цифровой синтезатор прямого действия, содержащий последовательно включенные генератор опорных импульсов, управляемый делитель и блок переменной задержки импульсов, введены дополнительный управляемый делитель и запоминающее устройство, первый выход которого связан с управляющим входом основного управляемого делителя, остальные выходы которого связаны с установочными входами блока переменной задержки, а адресные входы запоминающего устройства связаны с выходами разрядов дополнительного управляемого делителя, счетный вход которого подключен к выходу блока переменной задержки импульсов.

На чертеже дана схема синтезатора.

Синтезатор содержит генератор 1 опорных импульсов, основной управляемый делитель 2, блок 3 переменной задержки, шину 4 выходных импульсов, запоминающее устройство (ЗУ) 5, дополнительный управляемый делитель 6.

При подаче на управляемый вход делителя 2 сигнала, соответствующего логической 1, его коэффициент увеличивается на единицу от установленного значения, а при подаче сигнала, соответствующего логическому О, коэффициент деления 2 становится равным исходному. Делитель 2 должен быть реализован по двухканальной схеме, в которой предустановка коэффициента и его манипуляция не влияют на быстродействие.

Ко всем остальным узлам синтезатора предъявляются низкие требования к быстродействию. ЗУ 5 может иметь время выборки до половины периода выходных импульсов, блок 3 переменной задержки может иметь время установления задержки до периода выходных импульсов синтезатора, на счетный вход делителя 6 также поступают низкочастотные выходные импульсы.

Синтезатор работает в режиме программирования (настройки) и в режиме синтеза.

В режиме программирования в делителе 2 заносится коэффициент А, а в делитель 6 коэффициент Д где А, ф — соответственно целая часть отношения fo/F и знаменатель его дробной части в соответствии с выражением fo/F = А + с /ф "/ô — систематическая дробь, равная дробной части коэффициента К = †; fo F — частота генератора опорных импульсов и синтезируемая частота, Т вЂ” период последовательности импульсов на выходе синтезатора; Т шаг квантования.

При программировании в ЗУ 5 заносится массив кодов чисел, первый разряд в кажЗо

50 дом из которых есть управляющий символ, выдаваемый на управляющий вход делителя 2, а остальные символы выдаются на установочные входы блока 3 переменной заде р ж ки и с оответствуют необ ходи мой его задержке.

В режиме синтеза импульсы опорной частоты 10 поступают на вход делителя 2 и делятся по частоте с коэффициентом А или (А+1) в зависимости от символа («0» или

«1»), поданного на вход из ЗУ 5. Каждый выходной импульс делителя 2 смещается во времени в блоке 3 переменной задержки в соответствии с кодом, поданным на его установочные входы из ЗУ 5. Каждый выходной импульс синтезатора увеличивает на единицу число, накопленное в делителе,6, соответственно в ЗУ 5 выбирается код по очередному адресу. В процессе работы циклически перебираются все адреса.

Предлагаемый синтезатор целесообразно использовать в составе аппаратуры, имеющей универсальную цифровую ЭВМ или микропроцессор любого типа, или же в случаях, когда в течение определенного времени синтезатор реализует только один номинал и может быть выделено время на его перепрограммирование (перенастройку). В указанных случаях применение синтезатора уменьшает аппаратурные затраты, приходящиеся на один выходной номинал, повышается его быстродействие.

Цифровой синтезатор прямого действия, содержащий последовательно включенные генератор опорных импульсов, управляемый делитель и блок переменной задержки импульсов, отличающийся тем, что, с целью повышения быстродействия, в него введены дополнительный управляемый делитель и запоминающее устройство, первый выход которого связан с управляющим входом основного управляемого делителя, остальные выходы которого связаны с установочными входами блока переменной задержки, а адресные входы запоминающего устройства связаны с выходами разрядов дополнительного управляемого делителя, счетный вход которого подключен к выходу блока переменной задержки импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 553738, кл. Н 03 К 5/136, 1977.

2. Авторское свидетельство СССР № 629632, кл. Н 03 К 5/136, 1978.

834873

Составитель В. Муляр

Редактор Н. Кешеля Техред А. Бойкас Корректор В. Бутяга

Заказ 4057/84 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4