Способ контроля логическихсхем

 

ОП ИСАНИЕ

ИЗЬ6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалнстнческии

Республик

< 840770 е (6! ) Дополнительное к авт. свид-ву (5! )М. Кл. (22)3a 8 e o 20.12.78 (2l) 2699707/1821 с присоединением заявки М

Q 01R 3l/28

Государственный комитет

СССР (23) Приоритет ао делам изобретений и открытки (З) УДК 621.З7З, 083 (088 8) Опубликовано 23.06.81. бюллетень щ 23

Дата опубликования описания 23.06.81. (72) Авторы изобретения

Б. П. Кредениер, Н. К. Жердев и H Н. Л. (71) Заявитель (54) СПОСОБ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ

Изобретение относится к контрольно- измерительной технике и может быть использовано для обнаружения и указания места потенпиально неисправного (потенциально ненадежного, дэректного) элемента в и — элементных логических схемах

5 последовательного действия на элементах памяти черескаскадным методсеи (т.е. имеется доступ только к входу и выходу проверяемой схемы или логической пепи). l0

Известен способ, предназначенный для контроля трехвходовых схем совпадения, который предусматривает подачу на первый вход контролируемой схемы парных

|5 импульсов длительностью ь и сдвигом 4 ) „, на второй вход - импульса, задержанного относительно первого из укаэанной пары нв tg (V. и имеюшего длительность7 ) t +i„t, и на третий вход — импульса длительностью Т, при ром т. (ь3 (1 +Y>. правность схе

1 определяют сравнейием длительности выходных импульсов с длительностью импульсов, подаваемых на первый вход схемы P3g.

Известен также способ обнаружения неисправности в логических схемах, основаный на входном воздействии и анализе

Bbl х Од ны х сиг н ал ов согл &с н о которому контролируемую схему разбивают на участки функционирования элементарных логи ческих операторов, а правильность работы элементов, реализующих эти операто са4, проверяют подачей на входные полюсы элемента первого набора (слова) иэ заданного подмножества и проверкой наличия единичного выходного сигнала, псв дачей второго набора (слова) иэ заданного подмножества и проверкой наличия нулевого выходного сигнала. Таким о6раасаг, создают логические условия правильности работы контролируемой схемы и анализируют рабочие сигналы, дейст вуюшие в контролируемых пенях. При этом осушествляетса допускавая опенка рабочих сигналов, представляюших двуличны е значения 0 и 1 2|.

84 0770

Однако известные способы, основанные на входном воздействии и анализе выходных сигналов, не позволяют обнаружить и указать место дефектного элемента в логических схемах последовательного дейст. вия на элементах памяти, так как при номинале питающего напряжения дефектный элемент не отличается. в функциональной

1 области от заведомо исправного.

Бель изобретения — обнаружение и ука- 1О эание места потенциально неисправного элемента в логических схемах, последовательного действия на элементах памяти. для достижения поставленной цели согласно способу контроля логических, 15 схем, основанному на входном воздейсч вии и анализе выходных сигналов, амплитуду питающего напряжения изменяют от номинального значения до заданного порога функционирования на определенном ин» тервале входного воздействия, причем на вход схемы подают последовательность логических единиц, последовательность импульсов питающего напряжения образуют иэ 2 — 1 импульсов с амплитудой, равЬ ной номиналу питающего напряжения, и импульса с амппитудой, равной заданному порогу функционирования, который занимает в последовательности место

2 ", где и- количество элементов конч» ролируемой схемы, а номер дефектного элемента определяют по формуле

3=Ь (И-2 )+1

35 где я — номер такта питающего напряжеэ ния, при котором на выходе контролируемой схемы появляется первая логическая единица, В результате указанного изменения пи 4О тающего напряжения создаются в определенной последовательности логические условия правильности функционирования всех элементов схемы (при номинале Чп и режим, при котором дефектный элемент 45 не срабатывает, а исправный срабатыва ет (при пороге функционирования Чм ).

Эго обеспечивает однозначную задержку выходного сигйала в зависимости от номера дефектного элемента, если в проверяемой цепи дефектным является только один элемент.

Согласно предлагаемому способу порог функционирования ll используется как обобщенный и доступный для наблюдения параметр, который имеет неизвестную ипи достаточно сложную корреляционную связь с другими параметрами элемента труднодоступными для наблюдения

Значение О„, зависящее от запаса надежности дефектного элемента по облас— ти функционирования, т.е. области, в которой элемент выполняет свою основную функцию, или эоны его работоспособности, задают предварительно. Значение Оп определяют экспериментальным путем

Сущность предлагаемого способа зв кпючается в следующем.

Контролируемую и — элементную логическую схему последовательного действия на элементах памяти записывают (напр мер, с помощью программируемого источника питания) последовательностью 2 и импульсов напряжения, в которой один импульс имеет амплитуду („ и занимает в последовательности. место с номером

2, а остальные имеют амплитуду

Цп (например, при n = 4

111111 t 011111111 и т,д.).

Вид последовательности может отличаться от принятой, однако во всех вариантах она должна обеспечивать однозначную задержку выходного сигнала в зависимости от номера дефектного элемента, если на вход контролируемой схемы поступает последовательность логических единиц, синхронизированная с. поспедоватепьностью импульсов питающего напряже. ния.

На вход контролируемой схемы подают последовательность логических единиц, синхронизированную с последовательностью импульсов питающего напряжения (указанную последовательность может генерировать генератор единичных нормали зованных сигналов, которые используются также в качестве синхронизирующих для программируемого источника питания) .

Индицируют появление первой логической единицы на выходе контролируемой схемы и устанавливают номер и соответствующего такта питающего напряжения или входного единичного сигнала (например, с помощью счетчика импульс сов), затем определяют номер j дефект» ного элем ента по формуле (1 ) .

Если схема контролируется при п=З, то для обнаружения и указания номера дефектного элемента (1,2 или 2.его) на нее с источника питания подают последовательность импульсов питающего напряжения 11101111, а на вход - последовательыость единичных сигналов с

840770

Бездефектны все элементы 100 010 110 001

Дефектный

1-ый элемент 100 010 110 110 001

Дефектны и

2-ой элемент 100 010 110 010 110 001

Дефектный

3-тий элемент 100 010 110 000 100 010 110 001 выхода генератора нормализированных единичных сигналсв. Указанные последовательности синхронизированы, Как видно из таблицы, при бездефект ности всех элементов первая входная логическая единица переводит схему из состояния 000 в 100, вторая — в 010 и т.д. до четвертого такта, когда схема устанавливается в состояние 001, т.е. на выходе схемы появляется логичес кая единица.

При дефектности 1-ro элемента первому такту соответствует состояние 100, 4О так как в этом такте на схему подается импульс (l (1), при котором 1-ый дефектный элемент срабатывает . Аналогично, второму такту соответствует состояние

010, а третьему — 110, В четвертом такте схему записывают напряжением

Цт (О), при котором состояние схемы сохраняется (110), тик как при этснч напряжении дефектный элемент не срабатывает. В пятом такте, с напряжением

Qy (1), схема устанавливается в состо. ялие 001.

Подобным образом составлены описания логических состояний схемы при дефектных 2 и 3-ем элементах.

При бездефектности всех элементов первая логическая единица появляется на.выходе схемы нв четвертом такте а при дефектных 1,2 или 3-ем элемен6

Логические состояния схемы по тактам питающего напряжения сведены в табли цу (исходное состояние схемы 000). тах — соответственно на 5,6 и 8- ом тактах.

Таким образом, определив номер такта, в котором выходной элемент схемы уст ансвлен в единичное состояние, можно по таблице логических состояний проверяемой схемы указать номер дефектного элемента.

Практическая реализация способа не предполагает описания логических состояний схемы для каждого значения 0 и соответствующего ему кода питающего напряжения. Дпя определенна номера 1 дефектного элемента достаточно с помощью счетчика импульсов определить номер .ф такта, при котором появляется первая выходная логическая единица (в примере логическое состояние 001), а затем ис пользовать формулу (1).

Действительно, по формуле (1) имвсм при N=5 g 1, при К6 2, при и 8, $ 3, что соответствует таблице.

При появлении логической единицы иа, выходе схемы генератор ноомализцэоваи-с ных единичных сигналов выключается, чтобы зафиксировать подученное значение К, а счетчик импульсов сбрасывается в нуль.

Составитель А, Янов

Редакто С. Родиксюа Тех едТ. Маточка Ко екто М, Пожо

Заказ 4 755/66 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР, по делам изобретений и открытий

113035, Москва, Ж-35, Раушсквя наб., д. 4/5

Филиал ППЛ Патент", г. Ужгород, ул. Проектная, 4

7 8407

Предлагаемый способ позволяет с высокой достоверностью обнаружить и локализовать дефектный элемент черескаскадным методом. Он может быть использован также дпя аналогичной проверки логических цепей последовательного действия на элементах памяти в сложных логических схемах при .предварительном их выделении.

Кроме того, способ может найти при- 1о менение при прогнозировании отказов и класстфикации однотипнь1х логических схем по порогу функционирования.

f5

Формула изобретения

1. Способ контроля логических схем, основанный на входном воздействии и анализе; выходных сигналов, о т» 20 л и ч а ю шийся тем, что, с цельк обнаружения и указания места потенциально неисправного элемента в логических схемах последовательного действия на элементах памяти, амплитуду питающе >5 го напряжения изменяют от номинального значения до заданного порога функционирования на определенном интервале входного воздействия.

70 8

2.Способйоп. 1, отп ич аю

m и и с я тем,что на вход схемы подают последовательность логических единиц, последовательность импульсов питвнлпего . напряжения образуют из 2" - 1 импульсов с амплитудой, равной номиналу пи тающего напряжения, и импульса с амплитудой, равной заданному порогу функционирования, который занимает в последовательности место 2 -"., где ll - количество элементов контролируемой схемы, а номер т дефектного элемента . определяют по формуле где N — номер такта питающего напряжения, при котором нв выходе контролируемой схемы появляется первая логическая единица.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

No 198409, кл. 6011 31/28, 1966.

2. Корытная Л. А. Автоматическое обнаружение неисправностей в электронных цифровых машинах. «Кибернетическая техника . Киев, "Наукова думка, 1965, с. 9 8-99 (прототип ) .