Аналого-цифровой интегратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

° Сеез Советских

Социалистических

Рвспублнк

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву В 5 78645 (22) Заявлено 100579. (21) 2788878/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 3006.81. Бюллетень Н9 24

Дата опубликования описания 300681 (5!)м. коз

G J 1/00

G G 7/186

Государственный комитет

СССР но дмам изобретений и открытий (53) УДК 681. 335 (088. 8) (72) Автор изобретения

В. И. Матвиив

Специальное конструкторское бюро микроэлектроники----,в приборостроении (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к аналогоцифровой вычислительной технике.

По основному авт. св. 9 578645 известен аналого-цифровой интегрирующий усилитель, первый вход которого подключен к источнику входного сигнала, второй вход подключен к выходу цифроаналогового преобразователя, а выход соединен со входом аналого-цифрового преобразователя, выход которого соединен с входом цифроаналогового преобразователя и блоком суммирования кодов приращения интеграла, выход которого является выходом аналого-цифрового . интегратора Г1 ..

Основным недостатком указанного устройства является влияние помехи, действующей на входной сигнал, на точность интегрирования. Коэффициент подавления периодической помехи зависит от длительности шага интегрирования. При выборе фиксированной длительности шага интегрирования, равной номинальному значению периода сетевой помехи 20 мс, коэффициент подавления помехи ограничивается на уровне 30 дБ при изменении частоты помехи на 1 Гц.

Цель изобретения — повьааение точности интегрирования медленноизменяющихся сигналов при действии периодической помехи., Поставленная цель достигается тем, что в аналого-цифровой интегратор введены формирователь временных интервалов шага интегрирования и ключ, 10 включенный между входом аналого-цифрового интегратора и третьим входом интегрирующего усилителя, управляющий вход ключа соединен с первым выходом формирователя временных интервалов шага интегрирования, второй выход которого подключен к стробирующим входам аналого-цифрового и цифроаналогового преобразователей и блока

„ суммирования кода приращения.

На чертеже представлена структур20 ная схема аналого-цифрового интегратора.

Аналого-цифровой интегратор содержит ключ 1, интегрирующий усилитель

2, цифроаналоговый преобразователь

3, формирователь 4 временных интервалов шага интегрирования, аналогоцифровой преобразователь 5 и блок 6 суммирования кодов приращения, Аналого-цифровой интегратор рабо30 тает следующим образом.

842867

Входной. сигнал поступает на первый вход интегрирующего усилителя 2 и на вход ключа 1. Процесс интегрирования рассмотрим из исходного состояния и с момента t = 0- и цри условии, что выходное напряженке интегрирующего усилителя 0в „.= О. Шаг интегрирования состоит иэ трех равных интерва лов интегрирования. На первом интервале интегрирования входной сигнал заряжает конденсатор интегратора .через резистор с сопротивлением R >

Во время второго интервала формиро-:, ватель 4 временных интервалов форми рует импульс, который открывает ключ

1. При этом входной сигнал поступает на дополнительный вход интегрирую. щего усилителя, и конденсатор заряжа. ется через два резистора с сопротивлениями ВВ(,, и РВ . Во время третьего интервала ключ 1 закрыт, и конденсатор заряжается через резистор с 20 сопротивлением R g> В конце третьего. интервала, т.е. в конце первого шага интегрирования, выходное напряжение интегрирующего усилителя 1 равно

ФЗт ((0

1 Й ВАЯТЬ( тш

О „(1)ВФ ) U((>(

"вх„с

2/Этш где С вЂ” емкость конденсатора интег-.Рирующего усилителя 2. Принимая RSx„ RBxg, полУчим т,„ 2!Эта

p C ) jSx (), 4 " x(t)dt

l 35 вх 3 Х Rsx c ggy в"

В этот момент аналого-цифровой пре. образователь 5 преобразует выходное напряжение интегрируюшего усилителя 4О в код, который поступает в. блок 6. суммирования кодов приращения и в цифроаналоговый преобразователь, вы-, ходное напряжение которого поступает, на второй вход интегрирующего усилителя.

В конце .и-го интервала на выходе усилителя 1

Г@" Т..

0 0 „- J Usx(t)dtвх и-1т(и . ос .". " 50

Следовательно, в блоке 4 .суммирова ния кодов фиксируется код, равный сумме кодов, эквивалентных напряжениям на выходе усилителя в момент конц s всех шагов интегрирования И иТ,„

Ео„- йо. -(-" — (J ю „() (-- о..

1 " ЬХ

Оо

Так как в интеграторе R " С (у Ф To эта сумма в точности равна ННТегРалу от входного сигнала за время ин. тегрирования.

Таким образом, код, полученный на выходе интегратора в моменты t,.! Т

LO, где : t„= 1,2,3...и, является интегралом от входного напряжения за время интегрирования от 0 до

Коэффициент подавления периодических помех, действующих на входной сигнал, определяется выражением

КГ S3- 20 ig Д вЂ”.. где Un- амплитуда помехи; "

U †интегр помехи.

Интеграл помехи за время интегрирования Т равен

j < ъ 0n R C $ О„s in(2Jff t+ fH) 4 + т о тм

+В C) 20n s in (2J f t+tf>) dt+ $ 0„х (sx эт " вХ хв(п(2 (Гй +(Рн )dt, 2 т,. где f - частота помехи;

Yg — начальная фаза помехи.

После соответствующих преобразований получим выражение минимального значения коэффициента подавления при = 0

K(g6)=2 4 3 f,„-В и и т„сов-, „Т(з) .

Следовательно, минимальный коэффициент подавления для сетевой помехи при изменении частоты на 1 Гц равен

66 дБ, т.е . на 36 дБ выше, чем в известном устройстве. формула изобретения

Аналого-цифровой интегратор по авт.св. В 578645, о т л и ч а юшийся тем, что, с целью повышения точности интегрирования медленноизменяющихся сигналов при действии периодической помехи, в него введены формирователь временных ин,тервалов шага интегрирования и ключ, включенный между входом аналогоцифрового интегратора и третьим входом интегрирующего усилителя, управляющий вход ключа соединен с первым выходом формирователя временных интервалов шага интегрирования, второй выход которого подключен к стробирующим входам аналого-циф-. рового и цифроаналогового преобразо-вателей и блока суммирования кода приращения. .Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР в 578645, кл. G 06 J 1/00, 1976 . (прототип).

842867

Составитель С. Белан

Редактор A. Власенко Техред Т.Маточка Корректор, M. llapoms

Заказ 5105/63 .Тираи 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауаская наб., д. 4/5

Филиал ППП "Патент", г. Уигород, ул. Проектная,4