Аналого-цифровой интегратор

 

ОП ИСАНИЕ

Союз Советских

Социалистических

Республик

< >842868

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено. 10.07,79 (21) 2795336/18-24 с присоединением заявки №вЂ” (51) М.К .

G06Я 1/00

G 06 G 7/18. Гееудэрственлык комитет (23) Приоритет— (53) УДК 681.335 (088.8) Опубликовано 30.06.81. Бюллетень №24

Дата опубликования описания 30.06.81 по делам иэобретеиий и открытий

Я,як, ОВЖ. " .

ЦАТЕИТ11О"

> тР1 1111ЧВСН" (72) Авторы изобретения

А. В. Тараха и Е. И. Прокофьев. (71) Заявитель (54) АНАЛОГО-ЦИФРОВОИ ИНТЕГРАТОР г,х

Uð t+a

Изобретение относится к вычислительной технике и может быть использовано для точного интегрирования как быстроизменяющихся, так и медленноизменяющихся величин.

Известны интеграторы аналого-цифровые, сочетающие высокую точность с возможностью интегрировать функции как быстроизменяющиеся, так и медленноизменяющиеся, содержащие преобразователи цифровой информации в аналоговую, аналоговый интегратор и сумматор (1) и (2) . 10

Наиболее близким по технической сущности к предлагаемому является аналогоцифровой интегратор, содержащий цифроаналоговый преобразователь (ЦАП) во входной цепи, последовательно соединенный с ним аналоговый интегратор (ИА), два компаратора К1 и К2, подключенных своими первыми входами к выходу ИА, выходы компараторов подключены ко входам счетчика-сумматора (Сч-См), выход которого является выходом всего устройства. На-второй вход компаратора К1 подано напряжение сравнения U, на второй вход компаратора К2 — напряжение U, полученное при помощи инвертора Ин. Для обнуления интегратора ИА при срабатывании любого из компараторов служит сумматор См, входы которого подключены к выходам компараторов К1 и К2, а выход — к управляющему входу интегратора ИА (3).

В исходном состоянии на вход ЦАП поданы нули во всех разрядах. На точность интегрирования, помимо других факторов, влияют отличие от расчетных величин и временная и температурная нестабильность параметров аналоговой части схемы: постоянной времени аналогового интегратора, величин напряжений U<> и Uoz. Если принять, что U<1 и Uon высокостабильны и равны расчетным, то ошибка при интегрировании из-за указанных причин равна относительная ошибка определяется выражением

Эта погрешность составляет минимум половину полной погрешности интегрирования и не поддается компенсации, в то время

842868

В исходном состоянии напряжение на выходе аналогового интегратора 2 равно нулю, на входы ЦАП 1 поданы нули во всех разрядах входного кода и напряжения на его выходе также равно нулю. Сигнал на выходе компаратора 3 — ноль, суммирующий счетчик 5 и счетчик 10 обнулены, поэтому сигнал на выходе блока 7 умножения«О», что соответствует такту «Интегрирование», при этом первый ключ 6 заперт, а цифроаналоговый преобразователь 1 преоб10 разует в выходной сигнал входной код х.

На выходах инвертора 8 и инвертора 9— сигнал «1», на выходе сумматора 11 также сигнал «1», вследствие чего второй

Ключ 12 открыт. Состояние выхода опре15 делителя 4 знака приращения интеграла на этом безразлично.

В начальный момент на вход ЦАП 1 и на шину тактовых импульсов одновременно подаются код, не равный нулю, и последовательность тактовых импульсов от

z0 генератора. При этом на выходе ЦАП 1 появляется напряжение, определяемое следующим выражением р Х.к

ФАЙФ о 25 где 1. — напряжение внутреннего опорного источника напряжения цифроо аналогового преобразователя 1; — текущее значение входного кода; х„— максимальное значение входного

Зо îÈà

К, — коэффициент передачи ЦАП 1 при х=х

Введем обозначение к, is макс

3 как другие составляющие полной погрешности интегрирования можно хотя бы частично компенсировать. Точность такого интегратора невысока и составляет несколько десятых долей процента, что делает невоз можным применение в нем многоразрядных (больше сети — восьми разрядов) кодов

Цель изобретения — повышение точности интегрирования аналого-цифрового интегратора.

Поставленная цель достигается тем, что аналого-цифровой интегратор, содержащий последовательно соединенные цифроан ало говый преобразователь, вход которого под ключен ко входу аналого-цифрового интег ратора, аналоговый интегратор, компаратор и инвертор, выход которого подключен к первому входу сумматора, второй вход ком паратора соединен с шиной нулевого потен циала, и суммирующий счетчик, введень блок определения знака приращений интег рала, два ключа, счетчик, дополнительныи инвертор и перемножитель, входы которого подключены к выходам счетчика и компара тора, а выход — к управляющим входам цифроаналогового преобразователя и перво

ro ключа, включенного между шиной так товых импульсов и первым входом сумми рующего счетчика, второй вход которог соединен через блок определения знака при ращения интервала с выходом аналоговог интегратора, а выход — с выходом цифро аналогового интегратора, второй ключ вклю чен между шиной тактовых импульсов входом счетчика, выход которого через до полнительный инвертор соединен со вторым входом сумматора, выход которого подклю чен к управляющему входу второго ключа.

На чертеже представлена схема предлагаемого устройства (пример конкретного выполнения) .

Аналого-цифровой интегратор содержит

ЦАП 1 со входной цепи, выход которого соединен со входом аналогового интегратора 2, а выход интегратора 2 — с первым

40 входом компаратора 3 и входом блока 4 определения знака приращений интеграла.

Выход блока 4 соединен с управляющим входом суммирующего счетчика 5, выход суммирующего счетчика 5 является выходом 45 всего устройства, а вход соединен через первый ключ 6 с шиной тактовых импульсов.

Выход компаратора 3 подключен к первому входу блока 7 умножения и ко входу инвертора 8. Второй вход блока 7 умножения соединен со входом дополнительного инвертора 9 и выходом счетчика 10, а выход— с управляющими входами первого ключа 6 и цифроаналогового преобразователя l.

Выходы инвертора 8 и инвертора 9 соединены со входами сумматора 11, а выход сумматора 11 — с управляющим входом

55 второго ключа 12. Вход второго ключа 12 соединен с шиной тактовых импульсов, а выход — со входом счетчика 10.

Напряжение на выходе аналогового интегратора 2 изменяется по следующему закону а= Р ГЦСИ т Ut р

1 где — постоянная времени аналогового интегратора 2.

Когда выходное напряжение интегратора 2 превышает порог срабатывания компаратора 3, на выходе компаратора 3 действует сигнал «1», сигнал на выходе инвертора 8 равен нулю. Счетчик 10 через открытый второй ключ 12 заполняется тактовыми импульсами, следующими с периодом Т. Когда счетчик 10 заполнен, на его выходе появляется сигнал «1». а на выходе инвертора 9сигнал-«О». Таким образом, на обоих входах сумматора 11 — нули, состояние его выхода — также нулевое. Второй ключ 12 заперт. На оба входа блока умножения 7 подаются «единицы» — с выхода коммпаратора 3 и с выхода счетчика 10, на выходе которого также появляется сигнал «!», который открывает первый ключ 6 и переводит

842868

ЦАП 1 в состояние, когда на его выходе действует напряжение, соответствующее х

U„= — Ых

Знак U, противоположен U на такте интегрирования. Такт интегрирования закончен, начался второй такт — считывание. К моменту начала считывания напряжение на выходе интегратора 2 равно

Й к В4

4 (1)

10 где t „— время интегрирования.

Учитывая, что U = Оах, а время интегрирования определяется выражением

tu — — T(2 — 1), (2) где m — разрядность счетчика 10, перепишем (1) в виде 15 и,„= — хт (2 — 1)

Во время такта считывания напряжение на выходе интегратора 2 изменяется по закону

1 .ььь

Ui.= ак У u-, dt= « (1) + ф4 - смлкс сьу < ) и в определенный момент времени становится равным нулю. В этот момент сигнал на выходе компаратора 3 изменяется на «О», что вызывает через блок 7 умножения запирание первого ключа 6 и переключение цифроаналогового преобразователя 1 в такое состояние, когда напряжение на его выходе З0 определяется текущим значением входного кода х. Этот же сигнал через инвертор 8 и сумматор 11 вызывает отпирание второго ключа 12, через который тактовые импульсы поступают на вход счетчика 10. На этом заканчивается такт считывания и начинает- 35 ся второй такт интегрирования. Длительность такта считывания определяется из выражения (3) при U* — — 0

t,„= (s) х млс 40

Во время такта интегрирования через открытый первый ключ 6 на вход суммирующего счетчика 5 поступают тактовые импульсы, которые заполняют его. Их поступает ьц

Это число равно приращению интеграла

М= gY

С учетом <4(получаем выражение ь9 —

- макС

В результате суммирования приращений

A Y, определяемых выражением (5), получается полное значение интеграла за время

t = Ntg.

Как известно, приближенное значение интеграла функции определяется следующим образом > О, +tu

=al y

О

Т С2. "-.ь)

1=с — —: —, ллкс е з таким образом, г =Тх

Постоянная времени аналого-цифрового интегратора также не зависит от параметров элементов аналоговой части устройства.

В счетчике-сумматоре 5 накапливается число

Я 11N"ь

Хмлкс ь=О Ñ7) (6) При сравнении (6) и (7) видно, что число (2 — 1)/х „„представляет собой приращение аргумента подынтегральной функции ь и г- "- 4

"еллкс

Из выражения (7) следует, что на точность интегрирования не влияют значения какихлибо параметров аналоговой части схемы, а следовательно, и их временные и температурные изменения.

Как видно из вышеизложенного, в предлагаемом устройстве эта составляющая ошибки отсутствует, что обуславливает точность интегрирования по крайней мере вдвое выше, чем в известном устройстве.

М-I М=!

Y =Ex-ЬU =Дух. гдето„— значение подынтегральной функции в начале или в конце участка h U;

4 U — приращение аргумента: принято, что h U = const на всем интервале интегрирования.

Принято также, что начальное значение интеграла УО равно нулю.

Каждое произведение х „ Ъ U является приращением интеграла функции х íà i-ом интервале интегрирования .Ь У; = А(1

В предлагаемом устройстве значение подынтегральной функции х; в начале каждого интервала интегрирования подается в .виде двоичного кода х на вход цифроаналогового инте rp атор а.

Как видно из последнего выражения, число импульсов, поступающих на вход суммирующего счетчика 5, а фактически это величина, равная приращению интеграла, зависит только от текущего значения входного кода х и не зависит от точности и стабильности параметров элементов, входящих в состав цифроаналогового преобразователя 1 и аналогового интегратора 2.

Эквивалентная постоянная времени у> аналого-цифрового интегратора находится из выражения (5) при условии Y = х(х =

= const) 842868

Формула изобретения го

Составитель С. Белан

Редактор А. Власенко Техред А. Бойкас . Корректор Ю. Макаренко .

Заказ 5106//64 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам Изобретений и открытий! 13035, Москва, K — 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Аналого-цифровой интегратор, содержащий последовательно соединенные цифроаналоговый преобразователь, вход которого подключен ко входу аналого-цифрового интегратора, аналоговый интегратор, компаратор и инвертор, выход которого подключен к первому входу сумматора, второй вход компаратора соединен с шиной нулевого потенциала, и суммирующий счетчик, отличаюи4ийся тем, что, с целью повышения точности интегрирования, в него введены блок определения знака приращений интегратла, два ключа, счетчик, дополнительный инвертор и блок умножения, входы которого подключены к выходам счетчика и компаратора, а выход — к управляющим входам цифроаналогового преобразователя и первого ключа, включенного между шиной тактовых импульсов и первым входом суммирующего счетчика, второй вход которого соединен через блок определения знака приращения интеграла с выходом аналогового интегратора, а выход — с выходом цифроаналогового интегратора, второй ключ включен между шиной тактовых импульсов и входом счетчика, выход которого через дополнительный инвертор соединен со вторым входом сумматора, выход которого подключен к управляющему входу второго ключа.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 556463, кл. G 06 J 1/00, 1975.

2. Патент Франции № 2367319, кл. G 06 G ?/18, опублик. !978.

3. Гальперин М. В. Точность, надежность, быстродействие. М., «Наука», 1976, с. 138, 159 (прототип).