Устройство для сложения в избыточной двоичной системе

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ТЕЛЬСТЕУ (61) Дополнительное к авт. свид-ву В 717763 (22) Заявлено 211278 (21) 2699920/18-24 ®) М. КЛ. с присоединением заявки Йо (23) Приоритет—

С 06 Г 7/50

Государственный комитет

СССР . по делам изобретеиий н открытий

Опубликовано 30.0831.бюллетень Ио 32

Дата опубликования описания 3008S1 (53) УДК 681. 325 (088. 8) r

В.A. Телековец

/ i(:

r- -.-.. ".-;s-;

Таганрогский радиотехнический инс ц;

М„ г, ;, им. В.Д. Калмыкова (22) Автор изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ В ИЗБЫТОЧНОЙ

ДВОИЧНОЙ СИСТЕМЕ

Изобретение относится К вычислительной технике и может быть использовано в вычислительных машинах и устройствах, работающих в избыточной двоичной системе счисления.

По основному авт. св. 9 717763 известно устройство для сложения в избыточной двоичной системе счисления, содержащее два двухразрядных двойчных сумматора, три элемента задержки и блок формирования окончательного результата, которое позволяет производить последовательное выполнение операций сложения двух 35 чисел A и В в избыточной двоичной системе счисления. Выход первого элемента задержки соединен с первыми входамн разрядов второго сумматора, вторые входы разрядов которого 20 соединены через второй элемент задержки с первым выходом первого сумматора, связанного вторым выходом с входом переноса первого разряда второго сумматора; Первый выход второго сумматора через третий элемент задержки подключен к одному из входов блока формирования результата, второй вход которого соединен с вторым выходом второго сумматора $1). 30

Недостаток этого устройства - получение только суввалдвух чисел A и И. Для получения разности чисел A и В необходима коммутация шин вычитаемого операнда В на входе устройства, Кроме того, данное устройство не позволяет получать одновременно сумму и разность двух чисел.

Цель изобретения — расширение фун кциональных возможностей устройства, заключакхяееся в воэможности одновременного получения результата вычитания в избыточной двоичной системе.

Поставленная цель достигается тем, что .в устройство введены элемент запрета, элемент ИЛИ, третий двухраэрядный двоичный сумматор, .чет вещий элемент задержки и второй блок формирования окончательного результата, причем первый вход элемента запрета подключен к входной шине положительного значения первого операнда, управляххяий вход элемента запрета подключен к входной шине положительного значения второго операнда, а мпсод подключен к одному из входов элемента ИЛИ, другой вход которого подключен к входной шине отрицательного значения второго операнда, а

860064

20

П = В Ч A В выход соединен со входом переноса первого разряда .третьего двухразрядного двоичного сумматора, первые входы разрядов которого подключены к выходу первого элемента задержки, вторые входы разрядон третьего двухразрядного двоичного сумматора подключены к выходу второго элемента задержки, выход первого разряда третьего днухразрядного двоичного сумматора через четвертый элемент задержки соединен с одним из входов второго блока формирования окончательного результата, другой вход которого соединен с выходбм второго разряда третьего двухразрядного двоичного сумматора, выходы второго блока формирования окончательного результата соединены с выходными шинами разности устройства.

Схема устройства представлена на чертеже.

Устройство содержит входные шины отрицательного значения первого операнда 1, отрицательного значения второго операнда 2, положительного значения первого операнда 3, положительного значения второго операнда 4, элементы 5, 6, 7 и 8 задержки, днухразрядные двоичные сумматоры 9, 10 и 11,,элемент 12 запрета, элемент

ИЛИ 13, блоки 14 и 15 формирования окончательного результата, выходные шины суммы 16 и 17 и разности 18 и

19.

Входы первого двухразрядного сумматора 9 подключены к входным шинам

2, 3 и 4 операндов В., A+ и В+ соответственно. Выход первого разряда сумматора 9 подключен через элемент задержки 6 к первым входам разрядов второго и третьего двухраэрадных сумматоров 10 и 11, а второй выход сумматора 9 подключен ко входу переноса второго суьеитора 10. Ко вторым входам разрядов второго и третьеro сумматоров 10 и 11 через элемент задержки 5 подключена входная шина 1 операнда A. Первый выход сумматора 10 через элемент 7 задержки подключен к одному иэ входов первого блока 14 формирования результата, .ко второму входу которого подключен второй выход сумматора 10. К первому входу элемента 12 запрета подключена входная шина 3 операнда A+, а к управляющему.входу. - входная шина 4 операнда

В . Выход элемента 12 запрета подключен к одному из входов элемента

ИЛИ Ф.З, второй вход которого подключен к входной шине 2 операнда В

Выход элемента ИЛИ 13 соединен с входом переноса первого разряда сумматора 11. Первый выход сумматора

11 через элемент 8 задержки подключен к одному из входов второго блока формирования результата 15, ко второму входу ..которого подключен второй выход сумматора 11. Выходы первого

65 и второго блоков 14. и 15 формирования результатов подключены к выходным шинам соответственно суммы 16 и 17 и разности 17 и 18.

Так как любое число А в избыточной двоичной системе счисления с цифрами 1, 0 и 1, передается по двум шинам А и А в виде двухразрядного двоичного числа, то для получения разности двух чисел А и В достаточно произнести перекоммутацию входных шин второго аргумента на входе устройства. При этом промежуточная отрицательная сумма

А B :8 ч А B B ч A B В одинакова и для операции сложения, и для операции вычитания.Для операции вычитания необходимо формировать свой промежуточный положительный перенос

Устройство работает следующим образом.

На входные шины 1, 2 и 3 устройства последовательно, разряд эа разрядом, начиная со старшего разряда, подаются операнды А, В А, В соответственно. На выходе S1 первого сумматора 9 получают промежуточную отрицательную сумму S„., которая -задерживается на один такт элементом

6 задержки и поступает на входы A разрядов второго и третьего сумматоров 10 н 11. На выходе S2 перного сумматора 9 получают промежуточный положительный перенос Il+ для суммы операндов A и В, а на выходе зЛемента ИЛИ 13 — промежуточный положительный перенос П . для разности операндов А и В. Положительный перенос

С выхода S2 сумматора 9 подается на нход PO переноса первого разряда второго сумматора 10, а положительный перенос с выхода элемента

ИЛИ 13 — на нход PO переноса первбго разряда третьего сумматора 11. На входы В разрядов второго и третьего сумматоров 10 и 11 подается задержанный на один такт элементом задержки 5 операнд A <, На выходе S1 второго сумматора 10 получают промежуточную положительную сумму S i которая задерживается на один такт элементом

7 задержки и подается на один из входов первого блока 14 формирования результата. На второй вход его подается промежуточный отрицательный перенос П, с выхода S2 второго сумматора 10. Блок 14 формирования результата выдает на входные шины суммы 16 и 17 значения полученной суммы двух операндов согласно формулам

Ф ф "Ф г - 54„П- и 11 S. П1

Л 1-4 1 л -л

На выходе S1 третьего сумматора 11 получают промежуточную положительную сумму S f для разности операндов, ко86006 4

Формула изобретения тВ

ВНИИПИ Закаэ

Тираж 745 Подпис торая задерживается на один такт элементов 8 задержки и подается на один из входов второго блока 15 формирования результата. На второй вход блока 15 формирования результата подается промежуточный отрицательный перенос с выхода 52 третьего сумма- тора 11. Блок 15 формирования выдает на выходные шины 18 и 19 значения полученной разности двух операндов согласно формулам f0

+ «Ф а4 - S„.„é, и В„. = S,,Ï

Таким образом, введение. дополнительных элементов в устройство позволяет получать одновреьеино сумму и разность двух операндов A и В путем последовательного выполнения операций сложения в избыточной двоичной системе счисления с цифрами 1, О, и 1. При этом операции сложения выполняются в порядке от стар- 20 ших разрядов к мпадшим, что повышает быстродействие предлагаемого устройства при использовании в вычислительных машинах и устройствах, работающих в избыточной двоичной системе счисления.

Получение суммы и разности с помощью двух сумматоров, работакщих в избыточной двоичной системе, требует больших затрат оборудования.

При использовании предлагаемого изобретения экономия в оборудовании составляет одих сумматор и два элемента задержки.

Устройство для сложенная в избыточной двоичной систеью по авт.св.

9 717763, отличающееся . тем; что, с целью расширения функцио- 4О

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 нальных возможностей, заключакицегося в возможности одновременного пблучения результата вычитания в избыточной двоичной системз, оно содержит элемент запрета, элемент ИЛИ, третий двухразрядный двоичный сумматор, четвертый элемент задержки и второй блок формирования окончательного результата, причем вход элемента запрета подключен ко входной шине положительного значения первого оператора, управляющий вход элемента запрета подключен к входной шине положительного значения второго оператора, а выход подключен к одному из входов элемента ИЛИ, другой вход которого подключен к входной шине отрицательного значения второго оператора, а выход соединен со входом переноса переменного двухраэряд ного двоичного сумматора, первые входы разрядов которого подключены к -выходу первого элемента задержки, вторые входы разрядов третьего двухразрядного двоичного сумматора подключены к выходу второго элемента задержки,, выход первого разряда третьего двухразрядного двоичного сумматора через четвертый элемент задержки соединен с одним иэ входов второго блока формирования окончательного результата, другой вход которого соединен с выходом второго разряда третьего двухразрядного двоичного сумматора, выходы второго бло. ка формирования окончательного результата соединены с выходными шинами. разности устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 717763, кл. G 06 F 7/385, 1977 (прототип) .