Делитель частоты
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
1 (61) Дополнительное к авт. свид-ву— (22) Заявлено 28.01.80 (21) 2874346/18-21 с присоединением заявки М (23) Приоритет— Опубликовано 30.09.81. Бюллетень М36 Дата опубликования описания 03.10.81 (5l)M. Кл. Н 03 К 23/24 Говударстваивй «анятвт СССР ао двлан извбрвтенвя я втхрытяя (53) УДК 621. .374.32 (088.8) (72) Автор изобретения H. Н. Баталов «» (7l ) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ Изобретение относится к импульсной технике и может быть использовано в различных устройствах — синтезаторах частот, устройствах автоматического регулирования, измерительных устройствах и т.п. Известен делитель частоты, содержаS щий в каждом разряде счетный триггер и схему совпадения, один из входов которой соединен с входной шиной установ. ки коэффициентов деления соответствующего разряда 11). Недостатком такого делителя является ограниченными частотный диапазон, так как для блокирования очередного входного импульса необходимо, чтобы до его прихода 1S закончилась установка запрещающего состояния триггера управления, задержанная относительно предыдущего входного и;мпульса. Наиболее близким техническим решением к предлагаемому изобретению является деJIQTeJlb частоты, содержащий счетные разряды, каждый из которых содержит счетный триггер и элемент И, первый вход которого соедин .н с управляющим входом данного разряда, а выход счетного триггера соединен с выходом данного разряда, вторые входы всех элементов И соединены (2). Недостатком этого делителя частоты являе-.ся сравнительно узкий частотный диапазон входных сигналов. Цель изобретения — расширение частотного диапазона входных сигналов. Поставленная цель достигается тем, чтр в делитель частоты, содержащий счетные разряды, каждый из которых содержит счетный триггер и элемент И, первый вход которого соединен с управляющим входом данного разряда, а выход счетного триггера соединен с выходом данного разряда, вторые входы всех элементов И соединены, в каждый разряд введен формирователь разностной импульсной последовательности, выход и первый вход которого соединены соответственно с входом счетного триггера и выходом элемента И данного разряда, вход которо869066 го соединен с выходом предыдущего разряда и вторым входом формирователя разностной импульсной последовательности, вход первого разряда соединен с входом делителя частоты, а выход последнего 5 разряда соединен с вторыми входами элементов И. На чертеже показана структурная схема делителя частоты. Делитель частоты содержит счетные >g разряды 1, каждый из которых содержит счетный триггер 2, формирователь 3 разностной импульсной последовательности и I элемент И 4, первый вход которого соединен с управляющим входом 5 данного разряда 1, а выход счетного триггера 2 соединен с выходом данного разряда 1, вторые входы всех элементов И 4 соединены, выход и первый вход формирователя 3 разностной импульсной последовательности каждого разряда 1 соециненысоответственно с входом счетного триггера 2 и выходом элемента И 4 данного разряда 1, вход которого соединен с выходом предыдущего разряда 1 и вторым входом фор- мирователя 3 разностной импульсной последовательности, вход первого разряда 1 соединен с «ходом 6 гелителя частоты, а выход последнего разряда 1 соединен с вторыми входами элементов И 4. ЗО Делитель частоты работает следующим образом. Рассмотрение работы делителя частоты начинаем с момента, когда на выходе 7 делителя устанавливается низкий уровень 35 напряжения, При этом в каждом разряде делителя формирователь 3 разностной импульсной последовательности беспрепятственно пропускает импульсы со своего второго входа на вход счетного триггера 2 своего разряда, и делитель частоты работает как обычный последовательный счетчик. Через 2" периода входных импульсов, где и- число разрядов, на выходе делителя частоты начинается положительный импульс, который при наличии разрешающего уровня напряжения на управляющих входах 5 через элементы И 4 может подаваться на первые входы форми. рователей 3 разностно.» импульсной последовательности, которые не пропускают на Bbix(д один очередной импульс с второго своего входа по приходу импульса на первый вход. При вырезании входного импульса к-го разряда период выходного сигнала делителя частоты удлиняется на к- 2 периода входного сигнала делителя. Таким образом, с помощью кода установки коэффициентов деления может быть задан любой целочисленный коэффициент деления от 2 до 2 -1, где — копии и+1 честв разрядов делителя частоты. Формула изобретения Делитель частоты, содержащий счетные разряды, каждый из которых содержит счетный триггер и элемент И, первый вход которого соединен с управляющим входом данного разряда, а выход счетного триггера соединен с вы;.одом данного разряда, вторые входы всех элементов И соединены, отлич аюlU ий ся тем, что, с целью расширен m частотного диапазона входных сигналов, в каждый разряд введен формирователь разностной импульсной последовательности, выход и первый вход которого соединены соотвстствепно с входом счетного триггера и выходом элемента И данного разряда, вход которого соединен с выходом предыдущего разряда и вторым входом форк ирователя разностной импульснОй последовательности, вход первого разряда соединен с входом делителя частоты, и выход последнего разряда соединен с вторыми входами элементов И. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР Ме 251274,кл. Н 03 -К 23/26, 1967. 2. Авторское свидетельство СССР % 649138, кл. Н 03 К 23/02, 1977 (прототип). 869066 Составитель О. Скворцов Редактор Q Пщщ Техред М. Рейвес Корректор Н. Степ Заказ 8357/86 Тираж 991 Подписное ВНИИПИ Государственною комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 . Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
