Цифровой гармонический анализатор

 

ОПИСАНИЕ

ИЗОВРЕтЕНИЯ

К АВТОИЖОМУ СВИ ИИЛЬСТВУ

Союз Советских

Социалистических

Республик о»873148 (61) Дополнительное к авт. свид-ву— (22) Заявлено 061229 (2f) 2847980/18-21 (51)М, КлЗ

G R 23/16 с присоединением заявки М

Государственный комитет

СССР по делам изобретений н открытий (23) Приоритет

Опубликовано 15.1081. Бюллетень HB 38

Дата опубликования описания 151 081 (53) УДК 621. 317 . 757 (088. 8) A. Н. Морозевич и И. К. Лаз арева

Ф

r, Минский радиотехнический институт, (72) Авторы изобретения (71) Заявитель (54) ЦИФРОВОЙ ГАРМОНИЧЕСКИЙ АНАЛИЗАТОР

25 Изобретение относится к вычисли° тельной технике, особенно к специализированным вычислителям, и предназначено для вычисления коэФФициентов ря- с да Фурье вида: я. к-

К И 2 Х®4Ю, 1О

Х (И)с058.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее три сумматора- 15 вычитателя, два сдвиговых регистра, регистр, блок элементов И и блок элементов ЙЛИ, генератор тактовых им- пульсов, два сдвигателя, два триггера, два элемента задержки, три элемент а ИЛИ и три элемент а Й, соединенные определенным образом (1).

Это устройство предназначено для вычисления значений Функции видаг

X=K„R COSe; У=К„К ВН 8, где R - модуль начального вектора (начальный код в первом сумматоре-вычитатале); 30

- коэффициент увеличения

1 модуля . вектора после i -ro шага итерации; i R; R выбирается из условия точности получе ния соотношения (3), но не годится для непосредственного определения функций (1) и (2).

Целью изобретения является расширение функциональных возйожностей устройства:.обеспечение помимо вычисления значений синусно-косинусных функций возможности вычисления коэффициентов ряда Фурье.

Это достигается тем, что в устройство, содержащее генератор тактовых импульсов, регистр, три сумматора-вычитателя, сумматор, блоки элементов

И, ИЛИ, элементы задержки, сдвигатели и два регистра сдвига, причем выходы первого регистра подключены к соответствукщим входам первого и второго сдвигателей и к входу третьего сумматора-вычитателя, младшие входы которого подключены .к соответствующим выходам первого регистра сдвига через первый блок элементов .

ИЛИ, нулевой выход знакового разря- ° да третьего сумматора-вычитателя подключен к суммирующему входу третьего сумматора-вычитателя, суммиоуюФ

873148 щему входу первого сумматора-вычитателя и вычитающему входу второго сумматора вычитателя, выходы которого подключены к соответствующим входам первого, регистра, выходы которого подключены к соответствующим входам первого сдвигателя, выходы первого сумматора-вычитателя подключены к соответствующим входам второго сдвигателя, выходы которого подключены к соответствующим входам второго сумматора-вычитателя, суммирующий вход которого подключен к вычитающему входу и единичному выходу знакового разряда третьего сумматоравычитателя и вычитающему входу первого сумматора-вычитателя, первый вход установки в ноль которого подключен к выходу первого элемента И, первый вход которого подключен к старшему выходу первого ре гистра сдви га и к первому входу второго элемента 2О

ИЛИ, выход которогс подключен к первым управляющим входам первого и второго сдвигателей, а второй вход — ко второму выходу первого регистра сдвига, сдвигающий вход которого подключен к выходу второго элемента задержки, вход которого объединен со вторым входом первого элемента И, управляющим входом третьего сумматора вычитателя, первым входом второго элемента И и четвертым выходом второго регистра сдвига, третий выход которого подключен к управляющему входу первого сумматора-вычитателя, второй выход подключен к управляющему входу второго сумматора-вычитателя, а первый выход — к управляющему входу регистра, вход установки в ноль которого подключен к входам установки в ноль второго сумматора-вычитателя, второго регистра сдвига и первого регистра сдвига, последний выход которого подключен к управляющим входам первого и второго сдвигателей, вторые управлявшие входы которого объединены с инФормационным входом . 45 третьего разряда третьего сумматоравычитателя, введены два сумматора,две кнопки,два ключа, счетчик, преобразователь аналог-код и буферный регистр, причем выходы третьего сумматора подключены ко входам первого блока элементов И, а управляющий вход подключен к управляющему входу буферного регистра, выходу второго элемента И, первому входу первого элемента ИЛИ и входу первого элемента задержки, вых®д которого подключен к управляющему входу второго блока элементов

И, выходы которого подключены к первой группе входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам первого сдвигателя, а выходы ко входам первого сумматора-вычитателя, вы— ход второй кнопки подключен к входам установки в ноль второго регистра сдвига, счетчика, первого сумматоравычитателя, третьего сумматора, преобраз о в ателя ан ало г- код, буферного регистра, второго и первого сумматоров и первому входу третьего элемента ИЛИ, информационные входы второго и первого сумматоров подключены к соответствующим инФормационным выходам второго и первого сумматороввычитателей соответственно, а управляющие входы подключены к выходу третьего элемента И, первый вход которого подключен к третьему выходу второго регистра сдвига, второй вход подключен ко втором„ входу второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к выходу установки единицы первого регистра сдвига, а второй вход — подключен к выходу первой кнопки, входу установки единицы второго регистра сдвига, второму входу четвертого элемента

ИЛИ, единичному входу триггера, единичный выход которого подключен

1 к первому входу четвертого элемента И, а нулевой вход — к выходу третьего элемента ИЛИ, второй вход которого подключен к выходу первого ключа, первый и второй входы которого подключены к первому и второму выходам счетчика соответственно, вход которого подключен к выходу младшего разряда первого регистра сдвига, выход генератора импульсов подключен ко второму входу четвертого элемента И, выход которого подключен к сдвигающему входу второго регистра сдвига, третий выход которого подключен к первому входу четвертого элемента

ИЛИ, выход которого подключен к Управляющему входу преобразователя аналог-код, выход которого через второй ключ подключен к информационным входам буферного регистра, выходы котoporo подключены к информационным входам второго блока элементов И.

На чертеже изображена структурная схема цифрового гармонического анализатора.

Схема цифрового гармонического анализатора содержит регистр 1, первый сдвигатель 2, первый сумматор-вычитатель 3, второй сдвигатель 4, второй сумматор-вычитатель 5, первый блох б элементов И, третий сумматор-вычитатель 7, первый блок 8 элементов ИЛИ, первый регистр 9 сдвига, второй регистр 10 сдвига, второй сумматор 11, первый сумматор 12, первый элемент ИЛИ 13, первый элемент

14 задержки, второй элемент 15 задержки, первый элемент И 16, второй элемент И 17, третий элемент И 18, второй элеь-.нт ИЛИ 19,третий сумматор

20, генератор 21 тактовых импульсов, первую кнопку 22, второй блок 23 элементов QI, преобразователь 24 аналогкод, буферный регистр 25, вторую

873148 кнопку 26, счетчик 27, триггер 28, четвертый элемент И 29, третий элемент ИЛИ 30, четвертый элемент ИЛИ

31, второй блок 32 элементов ИЛИ, первый .ключ 33, второй ключ 34.

Анализатор работает следующим образом.

При нажатии кнопки 26 устройство устанавливается в нулевое начальное состояние. При этом в нулевое поло— жение устанавливаются преобразователь

24, буферный регистр 25, счетчик 27 через третий элемент ИЛИ 30, триггер

28, третий сумматор 20, третий сумматор-вычитатель 7, первый регистр 9 сдвига, второй регистр 10 сдвига, регистр 1,первый сумматор-вычитатель

3, второй сумматор-вычитатель 5, второй сумматор 11 и первый сумматор 12.

Генератор 21 тактовых импульсов постоянно вырабатывает последовательность тактовых импульсов, которая посту- 20 пает на второй вход четвертого элемента И 29. На установочные входы третьего сумматора 20 подается код приращения h.9 аргумента функций синуса и косинуса. При у Ь опреде- 2 ляется из условия 08=.—, где k ( номер гармоники; и — количество точек дискретизации сигнала x(t); N и k выбираются априорно. На информационный вход преобразователя 24 подключен входной сигнал x (t) . При нажатии кнопки 22 триггер 28 переводится в единичное состояние. Сигнал. возникающий на единичном выходе триггера 28 открывает элемент И 29 на его

1 выходе во з н и к ают импу л ь сы т актовой частоты. Этот же сигнал с выхода кнопки 22 через четвертый элемент

ИЛИ 31 запускает преобразователь 24, в котором формируется код первого разряда кодового эквивалента дискрет- 40 ной величины х (и) входного сигнала

x(t) при n=0. В то же время сигнал с выхода кнопки 22 устанавливает через первый элемент ИЛИ 13 в регистре 9 сдвига код (Ъ = 0,10...0 (разрядность регистра 9 равна R, выбирается из условия точности задания Угла 6 ) . .ЦЭ этих же соображений выбираются разрядности сумматора 20, третьего сумматора-вычитателя 7, 0 регистра 1, первого и второго сумматоров-вычитателей 3 и 5. При этом так же устанавливается код 10000 в регистре 10. На этом заканчивается начальный шаг вычислений. При вычислении коэффи иентов ряда фурье юч 55

34.замкнут, а ключ 33 обеспечивает замыкание цепи второй выход счетчика

26 — второй вход третьего элемента 30. . Следующий после начального шага g0 вычислений подготовительный этап предназначен для Формирования нулевого кодового эквивалента входной величины x (n ) при n ..= — О. Лля рассмотрения этого шага достаточно указать, 65 что к аждый си гн ал, посту пающий н а вход регистра сдвига 10, осуществляет изменение кода, который хранится в нем. Начальный код 10000, затем ,01000, далее 00100, 00010, 00001, потом опять 10000, 01000, и т.д.

Каждый раз код 00010 формирует на третьем выходе регистра 10 сигнал, который поступает через элемент ИГЧ 31 на вход преобразователя 24, который формирует поразрядно код х(о ). Каждый раз код 00001 формирует на червертом выходе регистра 10 сигнал, который сдвигает код в регистре 9. Начальное состояние P = 0,100...0, затем )л = 0,010...0,...,,P = 0,0..01. Изменения состояний регистров 9 и 10 во время выполнения подготовительного шага состояния регистра 1, сумматоров-вычитателей 3,5,7 и сумматоров

11, 12, 20 не меняются, так как в них суммируются (вычитаются ) нулевые коды. С получением комбинации leg

=0,0...01 на регистре 9 и 00001, на регистре 10 заканчивается подготовительный шаг вычислений. При этом сигнал с выхода элемента 17 устанавливает в регистре 10 код P4, — 0,10..0 через элемент 13 осуществляет операцию суммирования в сумМаторе 2.0 (в сумматоре находился нулевой код, а

27ь" k теперь код 6I0 = — 11 — ), переписывает код х (О) из преобразователя 24 в регистр 25 ° Этот же сигнал, задержанный на элементе задержки 14, устаI навливает через блок 6 код Оо в суммаI тор-вычитатель 7 и через блоки 23

1 и 32 код X(0) в сумматор-вычитатель 3.

Первый UIBI итерации осуществляется следующим образом.

В регистр 10 записывается код

01000. В то же время на первом выходе регистра 10 появляется сигнал

I соответствующий единичному уровню, который осуществляет подачу кода из второго сумматора-вычитателя 5 в регистр 1. Осуществляется микрооперация < 17 = 5 + т.е. содержимому регистра 1 присваивается значение сумматора-вычитателя 5. Далее тактовый импульс осуществляет сдвиг информации в регистре 10, где оказывается код 00100, который формирует сигнал единичного уровня на втором выходе регистра 10. Этот сигнал поступает на вход сумматора-вычитателя 5, осуществляя тем самым микрооперацию <5> =+<3>. Знак кода, переписываемого из сумматора-вычитателя 3 в сумматор-вычитатель 5, определяется знаковым разрядом сумматоравычитателя 7.

После прихода следующего тактового импульса в регистре 1 устанавливается код 00010 и возбуждается тре-. тий выход. Сигнал с третьего выхода регистра 10 осуществляет суммирование предыдущего числа в сумматоре—

873148 вычитателе 3 с кодом, хранящимся в регистре 1, т.е. выполняется микрооперация <.3)+ <1) .. Очередной тактовый импульс устанавливает в регистре 10 код 00001. Сигнал с единичного уровня с четвертого выхода осуществляет суммирование (с учетом знаков) 60 и, содержимого регистра 9 (т. е. Pq =

0,10...0). Этот же сигнал, проходя через открытый" элемент И 16, уст ан авл и в ает сумматор- вычит ат ел ь 3 в нулевое состояние (< 3)-=0). На этом фактически заканчивается пятый (последний ) такт первого шага итеративного процесса. Каждый шаг (начиная с первого шага итерации) выполняется за пять тактов. Для удобства в каждом шаге выделяется нулевой, первый, второй, третий и четвертый импульсы. Это соответствует следующим кодам в регистре 10 — 10000, 01000, 00100, 00010, 00001, которые 20 циклически повторяются. Регистр 10 представляет собой кольцевой регистр сдвига.

Второй шаг начинается с приходом нового импульса, который устанавливает в регистре 10.код 10000. В то же время сигнал с выхода элемента задержки 15 осуществляет в регистре 9 микрооперацию <9). 2 (т.е. устанавливает код р2 0,01...0), код 01000 в регистре 10 осуществляет передачу содержимого второго сумматора-вычитателя 5 в регистр 1 (< 1) = < S)2 .,Палее код 00100 осуществляет суммирование кодов, храняиихся в сумматорах вычитателях 5 и 3i т.е. выполняется мик- 35 рооперация < 5)+<3) 2О. Следующий импульс обеспечивает выполнение микроопераций <3) +<1) 2О. Очередной импульс обеспечивает выполнение алгебраического суммирования содержимого 40 сумматора-вычитателя 7 с кодом, хранящимся в регистре 9, т.е. < 7) + .

Третий и последующие шаги итерации аналогичны второму. При этом на каж-, дом R-ом шаге циклически повторяются 45 следующие микрооперации: <9> =<9)2-, <1)=<5) — первый импульс; <5> <3)2

1 (Rt1 второй импульс; <3)+<1> 2(я+ ) — третий импульс; <7)4$R- четвертый импульс.

По окончании R-го шага итерации в регистре 9 формируется код 0,00...1, а в регистре 10-0001, что соответствует появлению единичных сигналов на В-ом и 4-ом выходах регистров 9 и

10 соответственно, которые открывают 55 элемент И-17. С выхода И 17 сигнал раэфешает работу элемента ИЛИ 13.

Весь процесс повторяется сначала.

При этом необходимо учесть то, что в третий сумматор-вычитатель 7 заносится теперь код угла Ц (где9, — „+8)

Wk

1 при n=1)> в первый сумматор-вычитатель 3 заносится код сигнала в точке п=1. Результаты вычислений функ- 65 ций заносятся в сумматоры 11 и 12 после срабатывания элемента И 18.

Этот процесс повторяется до тех пор, пока не будут исследованы все (М-1) точек (сигнал переполнения счетчика 27). Нормирование значений коэффициентов осуществляется в суммагорах 11 и 12 путем соответствующего выбора их разрядности и положения запятой. При этом необходимо, чтобы и =2, тогда в сумматорах 11 и 12 получаются значения коэффициентов ряда Фурье А) и В, рассчитанные по формулам:

2 й-4

A„= — „Х Х(И15. ; й=О к н-1

3 = Y ((и) созо.

Таким образом, предложенное устройство обладает тем существенным преимуществом, что благодаря введению новых блоков и связей достигается расширение функциональных возможностей известного устройства: предложенное устройство позволяет не только вычислять значения синуса и косинуса, но и получать коэффициенты ряда Фурье.

Кроме того, по сравнению с известными анализаторами в предложенном устройстве повышено быстродействие за счет совмещения по времени и àïïàратуре выполнения операций получения значений гармонических функций с умножением последних на значения входного сигнала. Все это позволяет расширить область применения подобных устройств.

Формула изобретения цифровой гармонический анализатор, содержащий генератор тактовых импульсов, регистр, три сумматора-вычитателя, сумматор, блоки элементов И, ИЛИ, элементы задержки, сдвигатели и два регистра сдвига, причем выходы первого регистра сдвига подключены к соответствующим входам первого и второго сдвигателей и к входу третьего сумматора-вычитателя, младшие входы которого подключены к соответствующим выходам первого регистра сдвига через первый блок элементов

ИЛИ, нулевой выход знакового разряда третьего сумматора-вычитателя подключен к суммирующему входу третьего сумматора-вычитателя,суммирующему входу первого сумматора-вычитателя и вычитающему входу второго сумматора-вычитателя, выходы которого подключены к соответствующим входам первого регистра сдвига, выходы которого подключены к соответствующим входам первого„сдвигателя,выходы первого сумматора-вычитателя подключены к соответствующим входам второго сдвигателя,.

873148

10 выходы которого подключены к соответствующим входам второго сумматоравычитателя, суммирующий вход которого подключен к вычитающему входу и единичному выходу знакового разряда третьего сумматора-вычит ателя и вычитающему входу первого сумматора-вычитателя, первый вход ус-. тановки в ноль которого подключен к выходу первого элемента И, первый вход которого подключен к старшему выходу первого регистра сдвига и к первому входу второго элемента

ИЛИ, выход которого подключен к первым управляющим входам первого и второго сдвигателей,а второй вход-. ко второму выходу первого регистра сдвига, сдвигакщий вход которого подключен к выходу второго элемента задержки, вход которого объединен со вторым входом первого элемента И, управляющим входом третьего суммато- 20 ра-вычитателя,первым входом второго. элементаИ и четвертым выходом второго регистра сдвига, третий выход которо-. го подключен к управляющему входу первого сумматора вычитателя, второй выход подключен к. управляющему входу второго сумматора-вычитателя, а первый выход - к управляющему входу регистра, вход установки в ноль которого подключен к входам установки в ноль второго сумматора-вычитателя, второго регистра сдвига и первого регистра сдвига, последний выход которого подключей к управляющим входам первого и второго сдвигателей, вторые управляющие входы которого объединены с информационным входом третьего разряда третьего сумматоравычитателя, отличающийся тем что,. с целью расширения функциойальных возможностей, в.него вве- 40 дены два сумматора, две кнопки, два ключа, счетчик, преобразователь аналог-код и буферный регистр, причем выходы третьего сумматора подключены ко входам первого блока элементов И, 4 а управляющий вход подключен к управлякщему входу буферного регистра, выходу второго элемента И,первому входу первого элемента ИЛИ и входу первого элемента задержки 50 выход которого подключен к управляющему входу второго блока элементов И, выходы. которого подключены к первой группе входов второго блока элементов ИЛИ, .вторая группа входов кото.рого подключена к- выходам первого . сдвигателя, а выходы ко входам первого сумматора-вычитателя, выход второй кнопки подключен к входам установки в ноль второго регистра сдвига, счетчика. первого сумматора-вычитателя, третьего сумматора преобразователя аналог-код, буферного регистра, второго и первого сумматоров и первому входу третьего элемента ИЛИ, информационные входы второго и первого сумматоров подключены к соответствующим информационным выходам второго и первого сумматоров-вычитателей соответственно, а управляющие входы подключены к выходу третьего элемента И, первый вход которого подключен к третьему выходу второго регистра сдвига, второй вход подключен ко второму входу второго элемента И, выход которого подключен к.первому входу первого элемента ИЛИ, выход которого подключен к выходу установки единицы первого регистра .сдвига, а второй вход — подключен к выходу первой кнопки, входу установки единицы второго регистра сдвига, второму входу четвертого элемента ИЛИ, единичному входу триггера, единичный выход которого подключен к первому входу четвертого элемента И, а нулевой вход — к выходу третьего элемента ИЛИ, второй вход которого подключен к выходу первого ключа, первый и второй входы которого подключены к первому и второму выходам счетчика соответственно, вход которого подключен к выходу младшего разряда первого регистра сдвига, выход генератора импульсов подключен ко второму входу четвертого элемента И, выход которого подключен к сдвигающему входу второго регистра сдвига, третий выход которого подключен к первому входу четвертого элемента ИЛИ, выход которого подключен к управляющему входу преобразователя аналогкод, выхоц которого через второй ключ подключен к информационным входам буферного регистра, выходы которого подключены к информационным входам второго блока элементов И.

Источники информации, принятые во внимание при экспертизе

1. Авторское. свидетельство СССР по заявке 9 2636100/24, кл. 6 06 F 15/34, 1978.

873148

Составитель A. Орлов

Редактор Л. Повхан Техред T.Ìàòî÷êà Корректор Г. Решетник

Заказ 9025/70 Тираж 735 Подписное

ВНИИПИ Государственного комитета СССР по .делам изобретений и открытий., 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, Ул. Проектная, 4