Цифровой измеритель несимметрии трехфазной сети

 

ОП ИОАН ИЕ изовеитвния

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

CoIo3 CoBBTcIEHx

Сециалистичесниа

Реснубнин (ii)8? 531 1 (61) Дополнительное к авт. свид-ву (22) Занвлено 18.02.80(2! ) 2887272/18=21 с присоединением эанвкн рй (23 ) П рнорнтет

Опубликовано 23.10.81. Бюллетень М 39

Дата опублнковайня описания 25. 10.8 l (51)M. Кл.

6 01R 29/16

Ваударетатаей квинтет

CCCP аа деаан азобретеннй а еткрытна (53) УДК 621.

° 317.322 (088.8) .1 и

Р

М Я» Минц, В, Н. Чинков, О. Г. фиб и Ю. В Рираховский

r. . (72) Автори изобретения (71) Заявитель (54) БИФРОВОЙ ИЗМЕРИТЕЛЬ НЕСИММЕТРИИ

ТРЕХФАЗНОЙ СЕТИ

Изобретение относится к области контроля качеств электроэнергии трехфазных сетей переменного тока.

Известно цифровое устройство для измерения симметричных составляющих трехфазной системы переменных напряжений, содержащее пересчетный блок, преобразователь аналог-код, множительное устройство, реверсивный счетчик, пороговое уст ройство, фазосдвигаюшее устройство, различитель полярности, переключатель фаз, регистрирующее устройство.

Недостатком этого устройства являет». ся низкое бысгродейсгвие, так как в нем используется поисковый метод измерения

15 амплитуд симметричных составляюцптх»

Нанбоже близким по технической cymности к предлагаемому является цифровой измеритель несимметрии трехфазной сети, содержащий преобразователи аналот код, 20 реверсивные сумматоры, делители частоты, регистры памяти, множительные устрой» ства, задатчнк кодов, реверсивные счетчики, квадратор, арифметическое устрой-. ство, регистры прямой и обратной последовательйостей, блок управления н задатчик кодов

Недостатками известного измерителя являются сложная аппаратурная реализация и недостаточная точность измерения.

Бель изобретения - повышение точности измерения.

Поставленная цель достигается тем, что в цифровой измеритель несимметрии трехфазной сети, содержащий два преобразователя аналоткод, два регистра, два блока перемножения, задатчик кодов, блок управления, последовательно соединенные сумматор и блок вычисления, причем выход первого регистра соединен с;:ервым входом первого блока перемножения и вторым входом второго блока перемнсюкения, выход второго регистра соединен со втс . рым входом первого блока перемножения и первым входом второго блока перемножения, первый и второй выходы блока управления соединены с управляющими входами преобразователей аналог-код, тре

3 8753 тий выход блока управлэния соединен с управляющими. входами регистров и задатчиком кодов, первый и второй выходы которого соединены с третьими входами блоков

Перемножения, введены два операционных

J блока и распределитель импульсов, причем три входных зажима соединены с тремя входами первого операционного блока, выход которого соединен с входом первого преобразователя аналог-код и входом бло

«а управления, второй и третий входные зажимы соединены также с двумя входами второго операционного блока, выход которого соединен с входом второго преобразователя аналог- код, выходы преобраэователей аналог-коц соединены с входами регистров, выходы блоков перемножения соединены с первым и вторым входом расйределителя импульсов, вход которого соединен с сумматором, а управляющий

20 вход распределителя соединен с третьим выходом блока уцрнвлзния.

На чертеже приведена структурная схе-i ма предлагаемого измерителя.

Измеритель состоит из операционных

25 блоков 1 и 2, преобразователей аналог код 3 и 4; блока 5 управления, регистров

6 и 7, блоков 8 и 9 перемножения,задатчика 10 кодов, распределителя 11 импульсов, сумматора 12 и. вычислительного блока 13.

Трехфазная система напряжений UA> Ug и0с, поступает на вход операционного Gaoка 1, два из этих напряженийО и0г, подаются на вход операционного блока 2.

Операционные блоки 1 и 2 служат Рля из- З5 менения уровня входных напряжений 08

U „а также для выполнения операций суммирования и вычитания. Напряженйя

Ч и 1м, образующиеся на выходах операционных блоков l и 2 поступают на ин- 40 формационные входы преобразователей аналог код 3 и 4, напряжение У подается также на вход блока 5 управления Блок

5 управления формирует в определенные моменты времени, называемые момента- 45 ми дискретизации, сигнал, поступающий на управляющие входы преобразователей

-аналог код 3 и 4 для их запуска. Преобразователи аналог-код 3 и 4 преобразуют мгновенные значения напряженнйУ(eked) so

mNj1dk)) в коды. По. окончании цикла пре образования эти коды.по сигналу блока 5 управления переносятся из преобразователей 3, и 4 в регистры 6 и 7 памяти.

Затем эти Коды, по сигналам блока 5 управления вводятся поочередно из регистров памяти 6 и 7 в блоки 8 и 9 перемноже- ния>на другие входы которых с эадатчика

10 кодов поступают коды функциИ1пшФ; исщаФ . Вначале в блоки 8 и 9 перемножения с регистга 6 памяти вводится код, напряжений фыр ) и на выходах блоков 8 и 9 перемножения образуются коды произведенийУ(Ж6 Ä) еj п а1„н V(at; COs Ф1;) соответственно. Затем в эти блоки перемножения вводится код напряжения ш(о )

1 с регистра 7 памяти который перемножается с кодами тех же значений функций

ВюшЪ и668цй„. Коды произведений с

+ выходов блоков 8 и 9 перемножения поступают через распределитель l l импульсов на соответствующие реверсивные сумматоры, расположенные в блоке 12 сумматоров. Количество сумматоров определяется числом измеряемых коэффициентов.

В результате на выходах блоков 8 и 9 перемножения оораэуются коды произведений иф.о1„)В пий; и Q(at<) С66ги °

Распределение кодов произведений по соответствующим сумматорам . осфцестваяется распределителем 11 импульсов по сиг налам блока 5 управления. После обработки ц мгновенных значений фазных напряжений в сумматорах блока 12 образуются коды коэффициентов для проведения вы« числений. Эти коды вводятся в вычислительный блок 13, ко орый в зависимости от назначения определяет действующие значения напряжений прямой и обратной последовательностей или коэффициент несимметрии.

Формула из обре тения

Цифровой измеритель несимметрии трехфазной сети, содержащий два преобразова ° теля аналог-код, два регистра, два блока перемножения, задатчик кодов, блок управ- жння, последовательно соединенные сумматор и блок вычисления, причем выход первого регистра соединен с первым входом первого блока перемножения и вторым входом второго блока перемножения, выход второго регистра соединен со вторым входом первого блока перемножения и первым входом второго блока перемножения, первый и второй выходы блока управжния соединены с управляющими входами преобразователей аналогкод, третий выход блэка управления соединен с управляющими входами регистров и задатчиком кодов, первый и второй выходы которого соединены с третьими входами блоков перемножения, отличающийся тем, что,с целью повышения точности, в него введены два операционных блока и распределитель импульсов, причем .три вхожьк зажима соединены с тремя входами первого

5 8763 операционного блока, выход которого сое динан с входом первого преобразователя аналог-код и входом блока управжния, второй и третий входные зажимы соединены также с двумя входами второго операционного блока, выход которого соединен с входом второго преобразователя аналог11 6 код, выходы преобразователей аналоем од соединены с входами регистров, выходы блоков перемножения соединены с первым и вторым входом распредежтеля импужсов, вход которого соединен с сумматором, а управляюший вход распределителя соединен с третьим выходом блока управжнии.