Делитель частоты следования импульсов с переменным коэффициентом деления

 

Сеюа Советскнк

Сецналнстнческнк

Рвслублнн

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОИЖОМУ СВИ ВТИЛЬСТВУ (61) Дополнительное к авт. сеид-ву Ий 809580 (22) Заявлено 070580 (2!) 2919345/18-21 (1) с присоединением заявки М— (23) Приоритет—

Н 03 К 23/00

Государственный комитет

СССР по делам изобретеинй и открытий

Опубликовано 30.12.81. Б оллетень И9 48

Дата опубликования описания 30.12.81 (53) УДК 621. 374.. .44(088.8) (72) Автор изобретения

Л.П.Самарская

\ (1 w

1.

j (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ

Зо

Изобретение относится к импульсной технике и может использоваться в цифровых устройствах в синтезаторах частоты и блоков опорной частоты.

По основному авт. св. 9 809580, известен делитель частоты следования импульсов с переменным коэффициентом деления, содержащий счетчик импульсов, инфОрмационные входы которого соединены с выходами блока установки, а выходы — со входами блока опознавания, триггеры и логический элемент, первый вход которого соединен с входной шиной, остальные входы — с выходами триггеров, первые входы которых 15 подключены к выходу блока опознавания, вторые входы первого и вТорого триггеров — к входной шине, а второй вход третьего триггера - к дополни-.. тельной входной шине, первый и вто- 20 рой выходы логического элемента соединены соответственно со счетным входом счетчика импульсов и входом блока установки (1) .

Недостаток известного устройства ограниченные функциональные возможностив

Цель изобретения — расширение функциональных возможностей.

Для достижения этой цели в делитель частоты следования импульсов с переменным коэффициентом деления, содержащий счетчик импульсов, информационные входы которого соединены ,.с выходами блока установки, а выходы — со входами блока опознавания, триггеры и логический элемент, первый вход которого соединен с входной шиной, остальные входы — с выходами триггеров, первые входы которых подключены к выходу блока опознавания, вторые входы первого и второго триггеров — к входной шине, второй вход третьего триггера — к дополнительной входной шине, а первый и второй выходы логического элементе соединены соответственно сп счетным входом счетчика импульсов и входом блока установки, введены блок сравнения кодов, элемент задержки, четвертый триггер и логический блок, включающий в себя элемент сборки и четыре элемента совпадения, первые входы которых подключены к входной шине и первому входу элемента задержки, вторые входы — к: кодовой шине младшего разряда, третьи входы первого и второго и третьи входы третьего и четвертого — соответствен894877 но к прямому и инверсному выходам третьего триггера, а четвертые входы первого, второго,,третьего элементов совпадения логического блока и четвертый вход четвертого элЕмента совпадения логического блока — соответственно к выходам элемента задержки и выходу блока сравнения кодов, первая группа входов

-которого соединена с кодовыми ши— нами старших разрядов, вторая группа входов — с выходами счетчика импульсов, а выход — с вторым входом элемента задержки, при этом первый вход четвертого триггера соединен с третьим выходом логического элемента, а второй вход — с выходом логического блока.

На чертеже представлена структурная схема устройства. устройство содержит блок 1 уста- gg новки начального состояния счетчика импульсов, счетчик 2 импульсов, блок

3 опознавания конечйого состояния счетчика импульсов, триггеры 4-7, логический элемент 8, элемент 9 задержки, логический блок 10, включающий в себя четыре элемента совпадения и элемент сборки, блок 11 сравнения кодов, входную 12 и дополнительную входную 13 шины,кодовыешины 14, и выходные шины 15-17. 30

Устройство работает следующим образом.

На входную шину 12 поступает им-.. пульсная последовательность с частотой Р» (период Т, ) и скважность, рав- Я ной двум. На шину 13 подается потен-. циальный сигнал "0" или "1", определяющий режим работы делителя: выработка выходного сигнала с периодом кратным То или кратным То/2. В блоке 1 4() содержится число + определяющее период Т (частоту F) выходных импульсов.

Разрядность числа — К.

На шинах 14 поддерживаются уровни напряжения ("0" или "1"), соответствующие коду числа Ыо, определяющему 45 величину сдвига по фазе импульсов, вырабатываемых на выходе 16 относительно импульсов на выходе 15, Разрядность числа Nq равна К+1.

При задании периода Т выходных импульсов равным Р> То /2, а сдвига равным Ра ° To /2 (здесь Рл, P — целые числа), числа йа и Мо определяются следующим образсм:

P 55

2 --л-), если P — нечетное, (1)

» P (--"- -1), если Р— четное, (- 2

Nó =----+1=Рл -P +1 (2)

То /2

Логический элемент 8 вырабатывает 60 на своих выходах сигналы, соответствующие логическим фс>рмулам

Оз=Оа„О 4 (3)

Ug7 U Оао . Го МОал ° Оао Fo л (5) где F, F, - соответственно частоты прямой и проинвертированной входной последователь« ности импульсов

Оао, U „ — соответственно напРЯжениЯ на прямом и инверсном вй-: ходах триггера б;

Оаа — напряжение на прямом выходе триггера 4

U — н апряже ние н а прямом выходе триггера 5.

Сигнал на выходе 16 логического блока 10 соответствует логической формуле:

Ов=Оло Uso О@в Fog О», . Оао 036 F»9+ Оал Оа» Fa VU Оал ° Оа» ° Fo, (6) где 0„, — напряжение на входной кодо» вой шине 14 младшего разряда, U — напряжение на выходе блока

11 сравнения кодов, 0 .,U » — напряжения на выходах блока 9 задержки.

Рассмотрим конкретный пример работы делителя частоты.

Пусть необходимо получить период

Т выходных импульсов делителя равным 17 То /2, а сдвиг по фазе между выходными, последовательностями равным 9 T /2. При этом счетчик 2 импульсов работает на вычитание.

В начальный момент времени при заданных условиях в блоке 1 хранится число Ма =8 (1000), на дополнительной входной шине 13 присутствует уровень "1", так как период выходных импульсов кратен То/2. На входных кодовых шинах 14 присутствует код числа И»=Рл -Ро +1=17-9+1=

=9(01001). Старшие разряды числа

Мр,т.е. код (0100), присутствуют на вторых входах блока 11 сравнения, а состояние "1", соответствующее коду младшего разряда, на входах всех схем совпадения логического блока 10. При этом два элемента совпадения оказываются заблокированными, и их функционирование в данном примере анализироваться не будет. Для двух других элементов совпадения логического блока 10 уровень

"1" является разрешающим, таким образом, формула (6) может быть записана в виде

Ола =U ° Оао Оа Fo 90 Оал Оа4

° Fî, (7)

Кроме того, в начальный момент триггеры 4 и б находятся в состоянии

"0", триггер 5 в состоянии "1". Счетчик 2 импульсов находится в исходном состоянии, Первый импульс входной частоты Fo, поступающий на входную шину 12, в соответствии с формулой (5) проходит на выход 15 логического элемента 8. По заднему фронту этого импульса устанавливается в состояние

"0" триггер 5. Тем самым второй импульс частоты Fo и следующие за ним

894877

Формула изобретения

65 проходят через логический элемент 8 и поступают на счетный вход счетчика 2. Содержимое счетчика 2.импульсов уменьшается. С приходом пятого импульса в счетчике 2 устанавливается код (0100), совпадающий с кодом, присутствующим на вторых входах блока 11. Имея на первых и вторых входах одинаковый код, блок 11 вырабатывает сигнал, который дважды сдвигается в блоке 9 на величину

Т /2.

Так как в первом такте счета триггер 6 имеет состояние "0", то к моменту сравнения кодов в подготовленном состоянии оказывается лишь один элемент совпадения логического блока 10, который и формирует сигнал в соответствии с формулой(7) по, совпадению импульса с выхода блока

11 и паузы входной последовательности F, . Этот сигнал проходит через элемент сборки элемента 10 на выход

16.

Одновременно счетчик 2 продолжает считать..С приходом девятого импульса входной частоты Fo,,êîòîðûé является последним в первом цикле счета, блок 3 определяет конечное состояние счетчика 2 и на его выхо-де появляется сигнал, поступающийна входы триггеров 4 и 5 и на счетный вход триггера 6. Состояния триггеров 4 и 6 изменяются по переднему фронту импульса с блока 3, а триггер 5 переключается по заднему фронту импульсов входной частоты Fg, которые поступают на его вход синхронизации. В соответствии с логическими выражениями (4) и (5) на выходах логического элемента 8 формируются .сигналы, совпадающие с паузой пос= леднего в первом цикле счета периода частоты Fy . Сигнал с выхода логического элемента 8 поступает на вход блока 1 установки и тем самым счетчик 2 возвращается в исходное состояние. Сигнал на выходе блока 3 пропадает. Поэтому по переднему фронту десятого импульса частоты возвращается в состояние "0" триггер 4, а по заднему фронту — триггер 5. Триг-. гер б сохраняет состояние "1". Десятый импульс частоты Г„является пер-. вым во втором цикле счета, который протекает аналогично первому.в части работы блоков 11 и 9. Йо в связи с тем, что в данном цикле в момент сравнения кода счетчика 2 с кодом на шинах 14 триггер б находится в состоянии "1", сигнал на выходе

16 логического блока 10 формируется элементом совпадения логического блока 10 по совпадению сигналов с прямого выхода триггера б, с выхода блока 9 и импульса входной частоты F+ (см.формулу 7).

Если необходимо получить период выходных импульсов кратным периоду

Т входной частоты, то на дополнительную входную шину 13 подаетсй уровень ."0". При этом триггер 6 блокируется по счетному входу и все время находится в состоянии "0". В атом случае логическая формула 5 может быть записана в виде

Ц17 0И 095 FÔ (9)

Блок 1, счетчик 2, блок 3, триггеры 4 — б и триггер 7 функционируют в каждом цикле так же, как в четных циклах рассмотренных выше примеров, т.е. импульс частоты следующий за последним в цикле счета, проходит на выход 17 триггера, но не проходит иа выход 15 и не посту15 пает на счетный вход счетчика 2 импульсов.

Исходя из вьиаеприведенного анализа вариантов работы делителя частоты можно сделать вывод: на выходе

Щ 17 триггера 7 формируется выходная последовательность импульсов с периодом Т, определенным числом йу, дискретность изменения периода T-T /2; на выходе 18 логического блока 10 формируется вторая выходная последовательность импульсов с тем же периодом Т, задержанная относительно первой на величину С, задаваемую числом N, величина ь изменяется с дискретностью То /2, в пределах

T (ГсТ, на выходе 19 триггера 11 вырабатывается третья выходная последовательность импульсов с периодом.Т и длительностью импульса Ч: .

Таким образом, в предлагаемомделителе частоты следования импульсов

1 введение нескольких дополнительных элементов обеспечивает формирование двух выходных последовательностей импульсов с регулируемой частотой

49 и регулируемым в пределах 0-360 сдвигом по фаее между ними и (или) формирование выходной последователь:ности импульсов с регулируемой частотой и скважностью, причем все выходные последовательности строго равномерны, а дискретность изменения регулируемых параметров равна полунериоду входной частоты, что расширяет функциональные возмож5р ности устройства.

Делитель частоты следования импульсов с переменным коэффициентом деления по авт.св. р 809580,о тл и ч а ю шийся тем, что, с целью расширения функциональных возможностей, в него введены блок сравиения, элемент задержки, четвертый триггер и логический блок, включающнй в себя элемент сборки и четыре элемента совпадения,первые входы которых подключены к вход894877

Составитель О.Кружилина

Техред A. Бабинец Корректор .Дзятко

Редактор И.Ковальчук

Подписное

Заказ 11508/87 Тираж 991

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент", г.ужгород, ул.Проектная,4 ной шине и первому входу элемента задержки, вторые входы — к кодовой шине младшего разряда, третьи входы первого и второго и третьи входы третьего и четвертого — к прямому и инверсному выходам третье.го триггера, а четвертые входы первого, второго и третьего элементов совпадения логического блока и четвертый вход четвертого элемента совпадения логического блока- соответственно к выходам элемента за; держки и к выходу блока сравнения, первая группа входов которого соединена с кодовыми шинами старших разрядов, вторая группа входов— с выходами счетчика импульсов, а выход — с вторым входом элемен-. та задержки, при этом первый вход четвертого триггера соединен с третьим выходом логического элемента, а второй вход » с выходом логического блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР р 809580 по заявке Р 2747786/18-21, от 09.04.79.